• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권1호
• /
• pp.28-35
• /
• 2007

This paper presents a high-speed flash analog-to-digital converter (ADC) for ultra wide band (UWB) receivers. In this flash ADC, the interpolating technique is adopted to reduce the number of the amplifiers and a linear and wide-bandwidth interpolating amplifier is presented. For this ADC, the transistor size for the cascaded stages is inversely scaled to improve the trade-off in bandwidth and power consumption. The active inductor peaking technique is also employed in the pre-amplifiers of comparators and the track-and-hold circuit to enhance the bandwidth. Furthermore, a digital-to-analog converter (DAC) is embedded for the sake of measurements. This chip has been fabricated in $0.13{\mu}m$ 1P8M CMOS process and the total power consumption is 113mW with 1V supply voltage. The ADC achieves 4-bit effective number of bits (ENOB) for input signal of 200MHz at 5-GSample/sec.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.70-77
• /
• 1999

세라믹 적층기술을 이용하여 PCS 주파수 대역의 초소형 vco를 설계하고 제작하였다. 위상잡음 특성을 개선하고 크기를 줄이기 위하여 품칠계수(quality factor)가 우수한 세라믹 다층기판으로 스트립라인을 구현 하여 vco 공진부의 인덕터로 사용하였다 1.720 -1.780 MHz에서 동작하도록 제작된 vco는 $6mm\times6mm\times2mm$의 크기로 초소형이며, 3.3 V, 9 mA의 바이어스 조건에서 - 3.7 dBm의 출력을 얻었고, 위상잡음 특성 은 10 KHz offset에서 95 dBe/Hz였다 본 논문에서 제작된 세라믹 VCo는 기존의 에폭시 수지(FR4) 기판을 사용한 VCo보다 약 5 dBe/Hz 개선된 위상잡음(C/N) 특성을 얻었다.

• 조명전기설비학회논문지
• /
• 제25권8호
• /
• pp.8-19
• /
• 2011

This paper was compared for the output voltage and efficiency of the single-phase Z-source inverter(ZSI) according to shoot through duty ratio D. The eight single-phase ZSI in this study are typical ZSI, Embedded ZSI(EZSI), Improved ZSI(IZSI), Quasi ZSI(QZSI), Series ZSI, Trans ZSI(TSI), Switched inductor ZSI(SL-ZSI) and Extended boost ZSI (exZSI). The eight ZSI are divided into two Groups. ; Group-1 which is ZSI with the ordinary voltage boost factor B, and Group-2 which is ZSI with the maximum voltage boost factor B. For the execution of the proposed study, the PSIM simulation was achieved under the condition of input DC voltage=150[V] of ZSI, load =30[${\Omega}$] and 60[Hz] output filter. The output voltage and efficiency of each ZSI were calculated within the limits of D=0.1~0.4. As a result, the output peak voltage of Group-2 was suddenly increased in a specified duty ratio D, and its efficiency was rapidly decreased. On the contrary, Group-1 shown the output and efficiency characteristics without sudden change compared to Group-2 despite the duty ratio increase. The efficiency of the Group-2 was sharply declined at duty ratio D of the most output voltage, but, in case of Group-1, the efficiency was slightly declined. Finally, the input DC current of ZSI with DCM and CCM was discussed.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.362-370
• /
• 2010

본 논문에서는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 기술을 이용하여 Wi-Fi와 WiMAX에 적용할 수 있는 무선 전단부(RF front-end) 모듈을 구현하였다. 무선 전단부 모듈은 3개의 LTCC 대역 통과 여파기와 FBAR 여파기, embedded된 정합 회로, Wi-Fi와 WiMAX 모드 선택용 SPDT 스위치, 송 수신택용 SPDT 스위치 그리고 대역 선택용 SP4T 스위치로 구성되어 있다. 모드 선택용 SPDT 스위치의 DC block 패시터를 실장하기 위한 패드 패턴에서 LTCC의 적층 구조의 특성으로 인해 0.2~0.3 pF의 값을 가지는 기생 성분이 생기게 된다. 이러한 기생 성분은 설계된 회로의 매칭을 틀어지게 만들어 결과적으로 모듈의 전기적 성능을 저하시킨다. 따라서 기생 커패시터 성분에 상응하는 칩 인덕터를 DC block 커패시터 패드 패턴과 병렬로 달아서 기생 성분을 상쇄하여 모듈의 특성을 최적화하였다. 제작된 무선 전단부 모듈은 내부 접지(inner GND) 3개 층을 포함한 12층으로 설계되었으며, 크기는 $6.0mm{\times}6.0mm{\times}0.728mm$이다.