• 제목/요약/키워드: electronic component mounting

검색결과 5건 처리시간 0.018초

이형 부품 표면실장기에 대한 겐트리 경로 문제의 최적 알고리즘 (Optimization Algorithm of Gantry Route Problem for Odd-type Surface Mount Device)

  • 정재욱;태현철
    • 산업경영시스템학회지
    • /
    • 제43권4호
    • /
    • pp.67-75
    • /
    • 2020
  • This paper proposes a methodology for gantry route optimization in order to maximize the productivity of a odd-type surface mount device (SMD). A odd-type SMD is a machine that uses a gantry to mount electronic components on the placement point of a printed circuit board (PCB). The gantry needs a nozzle to move its electronic components. There is a suitability between the nozzle and the electronic component, and the mounting speed varies depending on the suitability. When it is difficult for the nozzle to adsorb electronic components, nozzle exchange is performed, and nozzle exchange takes a certain amount of time. The gantry route optimization problem is divided into the mounting order on PCB and the allocation of nozzles and electronic components to the gantry. Nozzle and electronic component allocation minimized the time incurred by nozzle exchange and nozzle-to-electronic component compatibility by using an mixed integer programming method. Sequence of mounting points on PCB minimizes travel time by using the branch-and-price method. Experimental data was made by randomly picking the location of the mounting point on a PCB of 800mm in width and 800mm in length. The number of mounting points is divided into 25, 50, 75, and 100, and experiments are conducted according to the number of types of electronic components, number of nozzle types, and suitability between nozzles and electronic components, respectively. Because the experimental data are random, the calculation time is not constant, but it is confirmed that the gantry route is found within a reasonable time.

저 내열 기판소재 전자부품 실장을 위한 자기유도 솔더링 (Magnetic Induction Soldering Process for Mounting Electronic Components on Low Heat Resistance Substrate Materials)

  • 김영도;최정식;김민수;김동진;고용호;정명진
    • 마이크로전자및패키징학회지
    • /
    • 제31권2호
    • /
    • pp.69-77
    • /
    • 2024
  • 최근 전자기기의 소형화, 다기능화 등으로 인한 전자부품 실장 영역의 한계치를 극복하고 플라스틱 사출물에 직접 회로를 인쇄하고 소자 및 부품을 실장하는 molded interconnect device (MID) 형태의 패키징 기법이 도입되고 있다. 다만 열 안정성이 낮은 플라스틱 사출물을 사용하는 경우, 종래의 리플로우 공정을 통한 부품 실장에 어려움이 있다. 본 연구에서는 특정 부위 혹은 소재만을 가열할 수 있는 유도가열 현상을 이용하여 플라스틱에 어떠한 열 데미지 없이 솔더를 용융시켜 실장하는 공정을 개발하였다. 가열하고자 하는 부위에 자속을 집중시킬 수 있는 유도가열용 Cu 코일 형상을 설계하고, 유한요소해석을 통해 패드부 자속 집중 및 가열 정도를 검증하였다. Polycarbonate 기판 위에 실장공정 검증을 위한 LED, capacitor, resistor, connector를 각각 유도가열을 통해 실장하고 작동여부를 확인하였다. 본 연구를 통해 리플로우 공법의 한계를 극복가능한 자기유도를 통한 선택적 가열 공정의 적용 가능성을 제시하였다.

An Integer Programming Approach to the PCB Grouping Problem

  • Yu Sungyeol;Kim Duksung;Park Sungsoo
    • 한국경영과학회:학술대회논문집
    • /
    • 한국경영과학회/대한산업공학회 2003년도 춘계공동학술대회
    • /
    • pp.394-401
    • /
    • 2003
  • We consider a PCB grouping problem arising from the electronic industry. Given a surface mounting device, several types of PCBs and a number of component feeders used to assemble the PCBs. the optimization problem is the PCB grouping problem while minimizing setup time of component feeders. We formulate the problem as an Integer programming model and propose a column generation approach to solve the Integer programming formulation. In this approach we decompose the original problem Into master problem and column generation subproblem Starting with a few columns in the master problem. we generate new columns successively by solving subproblem optimally. To solve the subproblem. we use a branrh-and-rut approach. Computational experiments show that our solution approach gives high quality solutions in a reasonable computing time.

  • PDF

PCB내 1005 수동소자 내장을 이용한 Diplexer 구현 및 특성 평가 (The Fabrication and Characterization of Diplexer Substrate with buried 1005 Passive Component Chip in PCB)

  • 박세훈;윤제현;유찬세;김필상;강남기;박종철;이우성
    • 마이크로전자및패키징학회지
    • /
    • 제14권2호
    • /
    • pp.41-47
    • /
    • 2007
  • 현재 PCB기판내에 소재나 칩부품을 이용하여 커패시터나 저항을 구현하여 내장시키는 임베디드 패시브기술에 대한 연구가 많이 진행되어 지고 있다. 본 연구에서는 커패시터 용량이나 인덕터의 특성이 검증된 칩부품을 기판내 내장시켜 다이플렉서 기판을 제작하였다. $880\;MHz{\sim}960\;MHz(GSM)$영역과 $1.71\;GHz{\sim}1.88\;GHz(DCS)$영역을 나누는 회로를 구성하기 위해 1005크기의 6개 칩을 표면실장 공정과 함몰공정으로 형성시켜 Network Analyzer로 측정하여 비교하였다. chip표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 칩 전극과 기판의 도금 연결부위는 $260^{\circ}C$, 80분의 고온공정 및 $280^{\circ}C$, 10초의 솔더딥핑의 열충격 고온공정에서도 이상이 없었으며 특성의 변화도 거의 관찰되지 않았다.

  • PDF

임계변형률 이론에 기반한 초소형 위성용 SAR 제어부 전장품 구조설계 (Structural Design of SAR Control Units for Small Satellites Based on Critical Strain Theory)

  • 김정기;채봉건;이승훈;오현웅
    • 항공우주시스템공학회지
    • /
    • 제18권2호
    • /
    • pp.12-20
    • /
    • 2024
  • 초소형 위성체의 태생적 공간 제약으로 탑재 전장품은 발사진동환경 하 구조건전성 확보를 위한 보강설계 적용에 한계가 존재하며, 피로파괴에 취약한 고집적 소자의 실장으로 고신뢰도의 평가기법이 요구된다. 종래 전장품 구조건전성 평가를 위해 Steinberg 피로파괴 이론이 적용되고 있으나 최근 연구들에서 이론적 한계점들이 보고되고 있다. 본 논문에서는 상기 이론의 한계점을 극복한 임계변형률 이론기반 방법론을 적용하여 초소형 SAR 군집위성 S-STEP(Small SAR Technology Experimental Project)의 X대역 SAR 탑재체 구성품 중 DCU(Digital Control Unit)를 설계하였다. 설계 유효성 검증을 위해 단순화된 모델링 기법을 기반으로 모드 해석, 랜덤 해석을 수행하였다. 적용한 방법론을 기반으로 해석 결과분석 및 안전여유 도출과 발사진동환경시험 전후 기능시험을 통해 최종적으로 전장품의 구조건전성이 확보됨을 입증하였다.