• 자원환경지질
• /
• 제27권1호
• /
• pp.41-47
• /
• 1994

적분방정식을 사용한 3차원 전자기 모델링에 나오는 많은 텐서 그린 적분의 수치계산에 신속 한겔변환 (FHT) 아르고리즘 (Anderson, 1982)을 적용하였다. 한겔변환은 FHT에서 사용가능한 연관 및 지연 중합으로 효율적으로 계산할 수 있다. 먼저 수평 층서모형에 대한 텐서 그린 적분을 보여주고 난 다음 이들을 FHT로 신속하게 계산할 수 있도록 서로 연관된 형태의 함수로 고쳐쓴다. FHT로 연관된 한겔변환의 전행열이 단일 직접 중합과 거의 비슷한 계산시간으로 신속 정확하게 구해진다. 5층 수평 층서모형에 대한 컴퓨터실험의 결과, FHT는 직접 및 지연 중합법에 비하여 각각 117 및 4배 빠르다.

• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.215-222
• /
• 2005

대규모 신호처리 변환을 신속하게 처리하기 위해서는 캐시 메모리를 효과적으로 이용하는 것이 중요하다. 대규모 DFT 계산에서는 stride 액세스로 인한 캐시 충돌 적중 실패로 인하여 캐시 성능이 상당히 떨어지게 되고 이로 인해 전체적인 성능이 저하하게 된다. 본 논문에서는 메모리 계층 구조를 고려한 동적 데이터 재배열(Dynamic Data Layout) 방법을 개발하였다. 제시된 방법은 stride를 가지는 계산 단계(computation stage) 사이에 데이터를 동적으로 재구성을 하여 캐시 적중 실패를 줄이는 것이다. 또한 트리 구조 FFT 계산 방법에서 FFT 크기와 데이터 stride 액세스를 기초로 하여 가능한 모든 인수분해 트리 중에서 최소 실행시간을 가지는 최적의 인수 분해트리를 찾아내는 탐색 알고리즘을 개발하였다. 성능 향상을 확인하기 위하여 제시된 방법을 기존의 FFT 알고리즘에 적용하여 Pentium 4, Alpha 21264, $Athlon^{TM}$ 64, UltraSPARC III에서 실험하였다. 실험 결과에 따르면 기존의 FFT 패키지들과 비교하여 제시된 방법을 적용한 FFT가 최대 3.37배의 성능 향상을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1321-1327
• /
• 2019

본 논문에서는 GF(p) 상에서 모듈러 제곱근 (MSQR) 연산의 효율적인 하드웨어 구현에 대해 기술한다. MSQR 연산은 타원곡선 기반의 EC-ElGamal 공개키 암호를 위해 평문 메시지를 타원곡선 상의 점으로 매핑하기 위해 필요하다. 본 논문의 방법은 NIST 표준으로 규정된 5가지 크기의 GF(p) 타원곡선을 지원하며, 192-비트, 256-비트, 384-비트 그리고 521-비트 크기의 Kobliz 곡선과 슈도 랜덤 곡선들은 모듈러 값의 특성을 기반으로 오일러 판정법을 적용하고, 224-비트 크기의 경우에는 Tonelli-Shanks 알고리듬을 간략화시켜 적용하였다. 제안된 방법을 ECC 프로세서의 32-비트 데이터 패스를 갖는 유한체 연산회로와 메모리 블록을 이용하여 구현하였으며, FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 구현된 회로가 50 MHz 클록으로 동작하는 경우에, 224-비트 슈도 랜덤 곡선의 경우에는 MSQR 계산에 약 18 ms가 소요되고, 256-비트 Kobliz 곡선의 경우에는 약 4 ms가 소요된다.

• 대한전자공학회논문지SP
• /
• 제40권6호
• /
• pp.106-113
• /
• 2003

Modified Discrete Cosine Transform (MDCT)와 역변환인 IMDCT는 서브밴드 및 변환 코딩 기법에서 시간 영역 에일리어징 제거(Time Domain Aliasing Cancellation)를 기반으로 하는 분석/합성 필터 뱅크로서 채택되고 있으며, MPEG 오디오 표준의 레이어-Ⅲ에서 가장 많은 연산 량을 필요로 한다 본 논문에서는 MDCT/IMDCT를 효율적으로 계산할 수 있는 새로운 알고리즘을 제안하였다. 제안한 알고리즘은 DCT를 이용하여 MDCT/IMDCT를 계산하는 알고리즘에 기반을 두고 있기 때문에, MDCT/IMDCT 계산을 위해 두 개의 DCT-Ⅱ를 이용한다. 더불어, 제안한 알고리즘은 4로 나누어지는 길이의 입력을 갖는 MDCT/IMDCT의 계산에도 적용할 수 있다. 제안한 알고리즘은 계산 복잡도 면에서 기존의 알고리즘들과 비교하여 적은 계산 량을 필요로 하며, 구조적인 면에서 병렬적인 구조로 나타낼 수 있기 때문에, VLSI 구현에 매우 적합하다.

• 전자공학회논문지S
• /
• 제36S권6호
• /
• pp.96-103
• /
• 1999

본 논문은 1차원 DWT 계산을 위한 효율적인 VLSI 구조를 제안한다. 제안한 구조는 $a_nh_m$을 이용하여 웨이브렛 저주파 및 고주파 성분을 계산한다. 반면에 기존의 구조는 $a_nh_m$과 $a_ng_m$을 이용하여 계산한다. an, hm, 그리고 gm은 각각 입력 시퀸스, 웨이브렛 저주파 및 고주파 계수를 나타낸다. 제안한 구조는 Daubechies 웨이브렛 필터 사이의 계수 관계식을 이용하여 좀 더 효율적으로 Daubechies 웨이브렛을 구할 수 있다. 제안한 구조와 기존 구조의 성능을 비교하여 제안한 구조는 부가적인 블록이 필요없는 반면에 기존의 구조는 부가 블록이 필요함을 제시하였다. 또한 VHDL를 이용하여 모델링하고 시뮬레이션하여 제안한 구조가 정상적으로 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제34권10B호
• /
• pp.1076-1085
• /
• 2009

본 논문에서는 3차원 동영상의 시간적 중복성과 룩업 테이블을 이용한 효과적인 3차원 동영상 홀로그램 생성방법을 제안한다. 기존의 N-LT를 이용한 홀로그램 생성 기법은 미리 생성된 요소 프린지 패턴을 단순 이동 시켜 물체에 대한 홀로그램을 고속으로 생성할 수 있게 하였다. 하지만, 3차원 동영상 홀로그램의 경우는 정지영상에 대한 홀로그램에 비해 방대한 양으로 인하여 실시간 홀로그램을 생성하는데 많은 시간이 필요하게 되어 실직적인 제한이 있었다. 반면 이러한 3차원 동영상은 인접한 프레임은 유사한 정보를 갖는다는 시간적 중복성을 갖고 있고, 이러한 특성을 동영상 압축에 이용하고 있다. 따라서 본 논문에서는 이러한 3차원 동영상의 시간적 중복성을 이용하여 계산하여야 하는 데이터의 양을 현저하게 줄임으로써 3차원 동영상에 대한 홀로그램을 고속으로 생성할 수 있는 새로운 방법을 제안하고 실험을 통하여 검증하였다.

• KEPCO Journal on Electric Power and Energy
• /
• 제8권2호
• /
• pp.159-179
• /
• 2022

Often a network becomes complex, and multiple entities would get in charge of managing part of the whole network. An example is a utility grid. While the entire grid would go under a single utility company's responsibility, the network is often split into multiple subsections. Subsequently, each subsection would be given as the responsibility area to the corresponding sub-organization in the utility company. The issue of how to make subsystems of adequate size and minimum number of interconnections between subsystems becomes more critical, especially in real-time simulations. Because the computation capability limit of a single computation unit, regardless of whether it is a high-speed conventional CPU core or an FPGA computational engine, it comes with a maximum limit that can be completed within a given amount of execution time. The issue becomes worsened in real time simulation, in which the computation needs to be in precise synchronization with the real-world clock. When the subject of the computation allows for a longer execution time, i.e., a larger time step size, a larger portion of the network can be put on a computation unit. This translates into a larger margin of the difference between the worst and the best. In other words, even though the worst (or the largest) computational burden is orders of magnitude larger than the best (or the smallest) computational burden, all the necessary computation can still be completed within the given amount of time. However, the requirement of real-time makes the margin much smaller. In other words, the difference between the worst and the best should be as small as possible in order to ensure the even distribution of the computational load. Besides, data exchange/communication is essential in parallel computation, affecting the overall performance. However, the exchange of data takes time. Therefore, the corresponding consideration needs to be with the computational load distribution among multiple calculation units. If it turns out in a satisfactory way, such distribution will raise the possibility of completing the necessary computation in a given amount of time, which might come down in the level of microsecond order. This paper presents an effective way to split a given electrical network, according to multiple criteria, for the purpose of distributing the entire computational load into a set of even (or close to even) sized computational loads. Based on the proposed system splitting method, heavy computation burdens of large-scale electrical networks can be distributed to multiple calculation units, such as an RTDS real time simulator, achieving either more efficient usage of the calculation units, a reduction of the necessary size of the simulation time step, or both.

• 한국정보통신학회논문지
• /
• 제10권8호
• /
• pp.1428-1434
• /
• 2006

RFID 시스템에서 프라이버시 침해 문제를 해결하기 위한 방안 중 백엔드 서버에서의 필수요건인 확장성을 단축하는 기법을 제안한다. 현재 RFID/USN이 큰 이슈가 되면서 RFID에 대한 각종 연구와 응용들이 활발히 진행 중에 있다. 반면에 RFID의 낮은 연산능력과 기억능력으로 개인의 프라이버시 보호 측면에서 여러 문제들을 유발시킨다. 기존 해시 체인 기법은 프라이버시를 침해하는 공격들에 대해서 전방 보안성, 기밀성, 불구분성 등을 모두 보장하는 안전한 기법이다. 그러나 백엔드 서버에서 태그를 식별하기 위한 계산량이 많다는 문제점이 있다. 따라서 본 논문에서는 백 엔드 서버에서의 계산량을 감소하기 위해 키를 효율적으로 찾는 Hellman Method를 적용한다. Hellman Method 알고리즘은 선행계산과 탐색 두 단계로 진행되는 알고리즘이다. 본 논문에서는 해시 체인 기법에 Hellman Method를 적용한 후 병행성을 분석하고 분할적용하여 보안성과 키 검색을 비교하였다. 비교 결과는 기존의 프라이버시 보호를 위한 보안 요건을 모두 보장하면서 키 검색 비교는 기존 방식보다 계산 복잡도를 O(m)에서 $O(\frac{m{^2/3}}{w})$ 으로 단축하여 서버에서의 계산 시간을 단축하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권6호
• /
• pp.2422-2443
• /
• 2020

This paper studies a single-user Mobile Edge Computing (MEC) system where mobile device (MD) includes an application consisting of multiple computation components or tasks with dependencies. MD can offload part of each computation-intensive latency-sensitive task to the AP integrated with MEC server. In order to accomplish the application faultlessly, we calculate out the optimal task offloading strategy in a time-division manner for a predetermined execution order under the constraints of limited computation and communication resources. The problem is formulated as an optimization problem that can minimize the energy consumption of mobile device while satisfying the constraints of computation tasks and mobile device resources. The optimization problem is equivalently transformed into solving a nonlinear equation with a linear inequality constraint by leveraging the Lagrange Multiplier method. And the proposed dual Bi-Section Search algorithm Bi-JOTD can efficiently solve the nonlinear equation. In the outer Bi-Section Search, the proposed algorithm searches for the optimal Lagrangian multiplier variable between the lower and upper boundaries. The inner Bi-Section Search achieves the Lagrangian multiplier vector corresponding to a given variable receiving from the outer layer. Numerical results demonstrate that the proposed algorithm has significant performance improvement than other baselines. The novel scheme not only reduces the difficulty of problem solving, but also obtains less energy consumption and better performance.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.9-16
• /
• 2005

터보부호는 반복복호가 진행됨에 따라서 AWGN 채널 환경에서 BER 성능이 향상된다는 것은 잘 알려진 사실이다. 그러나 다양한 채널 환경하에서 반복복호 횟수가 증가하면 무의미한 반복이 이루어져서 복호하는데 필요한 복호 지연시간과 계산량이 증가하게 되는 단점을 가진다. 따라서 본 논문에서는 터보부호의 계산량과 평균 반복복호 횟수를 크게 감소시킬 수 있는 효율적인 반복중단 알고리즘을 제안한다. 제안된 반복중단 알고리즘은 고정된 반복 횟수 이전에 반복복호를 효율적으로 중단시킬 수 있는 기법으로써 터보복호기의 최종 출력값인 LLR의 분산값을 중단조건으로 이용하여 BER 성능의 손실없이 계산량과 평균 반복복호 횟수를 크게 감소시킬 수 있음을 확인하였다. 모의실험 결과, 제안된 알고리즘의 계산량은 SCR 알고리즘과는 비슷하였으나 CE 알고리즘과 비교하여 약 $40\%$ 정도 줄일 수 있었다. 또한, 제안된 알고리즘의 평균 반복복호 횟수는 HDA 알고리즘이나 SCR 알고리즘과 비교하여 높은 SNR에서 각각 최대 $9.94\%$와 $8.32\%$ 정도의 감소효과를 나타냈으며 CE 알고리즘과 비교하여 약 $2.16\%{\~}7.84\%$ 정도의 감소효과를 나타내었다.