• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2005년도 창립60주년 기념 추계 학술대회
• /
• pp.223.1-223.1
• /
• 2005

• 한국통신학회논문지
• /
• 제11권6호
• /
• pp.388-395
• /
• 1986

Spectral domain에서 hybrid mode 분석과 Galerkin method를 사용하여 차폐된 단일, 결합 및 edge-offset 마이크로 스트립 구조의 분산특성을 고찰하였다. 진행방향의 스트립 전류에 대한 새로운 2개의 basis function이 제안되었으며 그들을 사용한 수치해의 수렵속도를 비교하였다. 결합 마이크로 스트립의 전류분포는 단일 마이크로 스트입의 전류분포로부터 Fourier변환의 shift theorem을 이용하여 얻었으며 off-centered 스트립의 분산에 대한 영향이 논의되었다. 수치 결과들은 여러가지 구조 parameter 들을 포함하여 다른 유용한 data 들과 비교한 결과 잘 일치함을 알 수 있었다.

• 대한기계학회논문집A
• /
• 제30권2호
• /
• pp.141-148
• /
• 2006

In this paper, a new offset algorithm for closed 2D lines with islands is introduced and the result is illustrated. The main point of the proposed algorithm is that every point is set to be an offset by using bisectors, and then invalid offset lines, which are not to be participated in offsets, are detected in advance and handled with an invalid offset edge handling algorithm. As a result, raw offset lines without local invalid loops are generated. The proposed offset method is proved to be robust and simple, moreover, has a near O(n) time complexity, where n denotes the number of input lines. In addition, the proposed algorithm has been implemented and tested with 2D lines of various shapes.

• 센서학회지
• /
• 제14권3호
• /
• pp.191-197
• /
• 2005

When fabricating a vision chip, we should consider the noise problem, such as the fixed pattern noise(FPN) due to the process variation. In this paper, we propose an edge-detection circuit based on biological retina using the offset-free column readout circuit to reduce the FPN occurring in the photo-detector. The offset-free column readout circuit consists of one source follower, one capacitor and five transmission gates. As a result, it is simpler and smaller than a general correlated double sampling(CDS) circuit. A vision chip for edge detection has been designed and fabricated using $0.35\;{\mu}m$ 2-poly 4-metal CMOS technology, and its output characteristics have been investigated.

• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.412-418
• /
• 1999

기하학적 균일 회절 이론 (Uniform Geometrical Theory of Diffraction)을 이용하여 옵\ulcorner 파라볼릭 안테나의 산란 특성을 분석하였다. 먼저 파추적법(Ray Tracing)에 의하여 음영경계를 나눈후, 각 영역에 존재하는 반사파와 회절파를 기하학적 균일 회절 이론을 이용해 구하였다. 또한, 옵\ulcorner 파라볼릭 안테나의 모서리(edge)의 형태가 전자파의 산란 특성에 미치는 영향을 알아보기 위해 knife 모서리인 경우와 원형 캡을 부착한 경우를 분석하여 비교하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 하계학술대회
• /
• pp.354-356
• /
• 2013

ITU와 ISO/IEC가 공동으로 UHD급 영상 부호화를 위해 표준화를 진행하고 있는 HEVC 코덱은 H.264/AVC 대비 2배 이상의 압축 효율을 갖는 것을 목표로 정하고 있다. HEVC(High Efficiency Video Coding)는 In-Loop Filter 기술로 H.264/AVC에서 사용하고 있는 Deblocking Filter와 새롭게 추가 된 SAO(Sample Adaptive Offset)를 사용하고 있다. 본 논문에서는 HEVC의 In-Loop Filter 기술 중 하나인 SAO의 기술의 EO에서 Category를 조금 더 정확하게 판단하여 분류하는 방법을 제안을 한다.

• 센서학회지
• /
• 제11권5호
• /
• pp.255-262
• /
• 2002

인간의 망막은 효율적으로 주어진 물체의 윤곽을 검출할 수 있다. 본 연구에서는 윤곽검출에 관여하는 망막 세포의 기능을 전자회로로 모델링하여 윤곽검출기능을 가지는 CMOS 시각칩을 설계하였다. CMOS 제조공정 중에는 여러 가지 요인에 의해 MOSFET의 특성이 변화할 수 있으며, 특히 어레이로 구성되어 각 픽셀의 신호를 출력하는 readout 회로에서의 특성변화는 출력옵셋으로 나타난다. 하드웨어로 입력영상의 윤곽을 검출하는 시각칩은 다른 응용시스템의 입력단에 사용되므로 이러한 옵셋은 전체 시스템의 성능을 결정하는 중요한 요소이다. 본 연구에서는 이와 같은 출력단의 옵셋을 제거하기 위해 CDS(Correlated Double Sampling) 회로를 이용한 윤곽 검출용 시각칩을 설계하였다. 설계된 시각칩은 CMOS 표준공정을 이용하여 다른 회로와 집적화가 가능하며, 기존의 시각칩보다 신뢰성 있는 출력특성을 나타냄으로써, 물체의 윤곽을 이용하는 물체추적, 지문인식, 인간 친화적 로봇시스템등의 다양한 응용 시스템의 입력단으로 적용될 수 있을 것이다.

• ETRI Journal
• /
• 제32권3호
• /
• pp.380-389
• /
• 2010

This paper presents a new edge-protection algorithm and its very large scale integration (VLSI) architecture for block artifact reduction. Unlike previous approaches using block classification, our algorithm utilizes pixel classification to categorize each pixel into one of two classes, namely smooth region and edge region, which are described by the edge-protection maps. Based on these maps, a two-step adaptive filter which includes offset filtering and edge-preserving filtering is used to remove block artifacts. A pipelined VLSI architecture of the proposed deblocking algorithm for HD video processing is also presented in this paper. A memory-reduced architecture for a block buffer is used to optimize memory usage. The architecture of the proposed deblocking filter is verified on FPGA Cyclone II and implemented using the ANAM 0.25 ${\mu}m$ CMOS cell library. Our experimental results show that our proposed algorithm effectively reduces block artifacts while preserving the details. The PSNR performance of our algorithm using pixel classification is better than that of previous algorithms using block classification.

• Structural Engineering and Mechanics
• /
• 제26권1호
• /
• pp.99-109
• /
• 2007

A cracked composite specimen, comprised of an epoxy and an aluminium plate, was fractured under a tensile load. In this paper, two crack configurations were investigated. The first was an artificial center crack positioned in the epoxy plate parallel to the material interface. The other was for two edge cracks in the epoxy plate, again, parallel to the interface. A tensile test was carried out by gradually increasing the applied load and it was verified that the cracks always moved suddenly in an outward direction from the interface. The d/a ratio was gradually reduced to zero, and it was confirmed that the maximum stress intensity factor value for the artificial center crack, $K_{{\theta}{\theta}}^{max}$, approached that of an artificial interface crack,$K_{{\theta}{\theta}}^{ifc\;max}$ (where: 2a is the crack length and d is the offset between the crack and interface). The same phenomenon was also verified for the edge cracks. Specifically, when the offset, d, was reduced to zero, the maximum stress intensity factor value, $K_{{\theta}{\theta}}^{max}$, approached that of an artificial interface edge crack.

• EDISON SW 활용 경진대회 논문집
• /
• 제2회(2013년)
• /
• pp.290-291
• /
• 2013

Ab initio DFT 계산을 통해서 $Si/SiO_2$ 계면의 Band offset을 계산 했다. Si과 $SiO_2$ 각각의 물질을 계산한 결과로 얻은 로컬 퍼텐셜을 기준으로 Valence band와 Conduction band의 band edge의 위치를 결정할 수 있다. 그리고 계면 계산으로 얻은 로컬포텐셜을 이용하여 두물질의 로컬 퍼텐셜의 상대적인 위치를 결정할 수 있고 이를 이용하여 Band offset을 결정 할 수 있었다.