• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.22-29
• /
• 2009

본 논문에서는 X-대역 펄스압축 반도체형 레이다를 위한 200W SSPA를 개발하였다. 개발한 X-대역 SSPA는 전치증폭단, 구동증폭단, 고출력을 위한 주전력 증폭단의 3단 연계구조형 증폭기로 구성되어있다. X-대역에서 200W 이상의 출력을 내기 위해 주전력 증폭단은 충분한 이득과 전력을 얻을 수 있는 GaN HEMT소자를 사용하여 병렬구조로 설계하였다. 개발한 SSPA는 주파수범위 9.2-9.6GHz, 펄스주기 1ms, 펄스폭 100us, 듀티사이클 10% 조건에서 전체이득 59dB 이상, 출력전력 200W이상의 성능을 가진다. 본 논문에서 개발한 SSPA는 펄스압축기술을 이용한 고품위 반도체 레이다시스템에 적용할 수 있다.

• 한국위성정보통신학회논문지
• /
• 제5권2호
• /
• pp.82-86
• /
• 2010

본 논문에서는 포락선추적 기능을 갖는 WCDMA 기지국에 사용될 수 있는 GaN FET를 이용한 전력증폭기 모듈을 설계하고, 제작 및 측정결과를 제시하였다. 개발된 전력증폭기 모듈은 소신호 RF 신호를 입력받아 고이득 MMIC 증폭기, 구동 증폭기 및 전력 증폭기 등을 거쳐 10W 이상의 출력을 생성할 수 있다. 또한, Envelope Tracking 응용을 위해서 최종 전력증폭기의 Drain 전압이 가변되어도 전체 모듈이 안정적으로 동작할 수 있도록 발진방지회로, Isolator, 음전압 우선인가 바이어스 회로가 설계되었다. 모든 바이어스 회로와 RF회로를 $17.8{\times}9.8{\times}2.0\;cm3$ 크기의 하우징 안에 집적화하여 소형화시켰다. 측정결과 바이어스 전압이 4V에서 28V까지 가변할 경우 30dBm에서 40dBm까지 출력이 가변되면서도 35%이상의 일정한 효율 특성을 나타내어 포락선 추적 기능을 수행할 수 있음을 확인하였다.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.362-373
• /
• 2016

The on-line measurement of high-power IGBT collector current is important for the hierarchical control and short-circuit and overcurrent protection of its driver and the sensorless control of the converter. The conventional on-line measurement methods for IGBT collector current are not suitable for engineering measurement due to their large-size, high-cost, low-efficiency sensors, current transformers or dividers, etc. Based on the gate driver, this paper has proposed a current measuring circuit for IGBT collector current. The circuit is used to conduct non-intervention on-line measurement of IGBT collector current by detecting the voltage drop of the IGBT power emitter and the auxiliary emitter terminals. A theoretical analysis verifies the feasibility of this circuit. The circuit adopts an operational amplifier for impedance isolation to prevent the measuring circuit from affecting the dynamic performance of the IGBT. Due to using the scheme for integration first and amplification afterwards, the difficult problem of achieving high accuracy in the transient-state and on-state measurement of the voltage between the terminals of IGBT power emitter and the auxiliary emitter (u_Ee) has been solved. This is impossible for a conventional detector. On this basis, the adoption of a two-stage operational amplifier can better meet the requirements of high bandwidth measurement under the conditions of a small signal with a large gain. Finally, various experiments have been carried out under the conditions of several typical loads (resistance-inductance load, resistance load and inductance load), different IGBT junction temperatures, soft short-circuits and hard short-circuits for the on-line measurement of IGBT collector current. This is aided by the capacitor voltage which is the integration result of the voltage uEe. The results show that the proposed method of measuring IGBT collector current is feasible and effective.

• 한국전자파학회논문지
• /
• 제18권7호
• /
• pp.710-716
• /
• 2007

본 논문에서는 마이크로스트립 구조의 고조파 제거 회로를 이용하여 900 MHz 1 W 전력 증폭기 설계에 관하여 연구하였다. 기존의 전력 증폭기들에는 고조파 제거를 위하여 여러 단의 집중 정수 소자를 이용한 필터를 사용함으로써 회로의 크기가 커지고, 사용되는 마이크로스트림 선로의 경우 주파수의 반복적인 특성만을 나타냄으로써, 비선형 회로들의 출력에 존재하는 모든 고조파 성분들을 제거하지 못하는 단점을 개선한 것이다. 설계된 전력 증폭기는 구동 증폭단, 전력 증폭단 그리고 고조파 제거단으로 각각 구성하였고, 에폭시 기판에 하이브리드 형식으로 구현하였다. 구현된 전력 증폭기는 고조파 제거 회로를 부가하지 않았을 경우와 비교해서 24 dBc의 2차 고조파, 30 dBc의 3차 고조파의 감쇄 특성을 보였으며, 전력 증폭기와 안테나 사이의 출력단 필터를 대신할 수 있을 것으로 판단된다.

• 한국통신학회논문지
• /
• 제32권10A호
• /
• pp.1072-1077
• /
• 2007

본 논문에서는 전력증폭기의 선형성을 개선하기위해서 전력증폭기에서 발생되는 왜곡을 해석하여 전력 증폭기의 선형성 개선 개념을 제시하고 검증하였다. 연구에서는 전력증폭기를 구동 증폭기와 종단 증폭기로 구분하여 종단 증폭기에서 발생되는 비선형 왜곡 성분을 구동증폭기의 왜곡성분으로 상쇄시키는 개념이 제시된다. 본 논문에서 전력증폭기의 AM to AM은 Power Series로 해석하였으며, AM to PM 왜곡은 Bessel 함수를 이용하여 해석하였다. 본 개념을 검증하기 위하여 셀룰라 대역의 30W 전력 증폭기를 구현하여 검증하였다. 설계 및 제작된 전력 증폭기는 z대역에서 30W@20FA 출력할 경우 스퓨리어스 특성이 51dBc @ 1FA,$20FA{\pm}1.98MHz$의 특성을 나타내었다. 이러한 결과는 10dE의 스퓨리어스 특성 개선을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.609-610
• /
• 2006

A 77GHz MMIC transceiver module consisting of a power amplifier, a low noise amplifier, a drive amplifier, a frequency doubler and a down-mixer has been developed for automotive forward-looking radar sensor. The MMIC chip set was fabricated using $0.15{\mu}m$ gate-length InGaAs/InAlAs/GaAs mHEMT process based on 4-inch substrate. The power amplifier demonstrated a measured small signal gain of over 20dB from $76{\sim}77GHz$ with 15.5dBm output power. The chip size is $2mm{\times}2mm$. The low noise amplifier achieved a gain of 20dB in a band between $76{\sim}77\;GHz$ with an output power of 10dBm. The chip size is $2.2mm{\times}2mm$. The driver amplifier exhibited a gain of 23dB over a $76{\sim}77\;GHz$ band with an output power of 13dBm. The chip size is $2.1mm{\times}2mm$. The frequency doubler achieved an output power of -16dBm at 76.5GHz with a conversion gain of -16dB for an input power of 10dBm and a 38.25GHz input frequency. The chip size is $1.2mm{\times}1.2mm$. The down-mixer demonstrated a measured conversion gain of over -9dB. The chip size is $1.3mm{\times}1.9mm$. The transceiver module achieved an output power of 10dBm in a band between $76{\sim}77GHz$ with a receiver P1dB of -28dBm. The module size is $8{\times}9.5{\times}2.4mm^3$. This MMIC transceiver module is suitable for the 77GHz automotive radar systems and related applications in W-band.

• 한국전자파학회논문지
• /
• 제22권3호
• /
• pp.380-388
• /
• 2011

본 논문에서는 소형 하이브리드 HMIC(Hybrid Microwave Integrated Circuits)를 사용하여 레이더용 X-대역 63 watt 펄스 구동형(pulsed) SSPA(Solid State Power Amplifier)를 개발하였다. Pulsed SSPA는 전원공급기와 초단증폭기, 구동증폭기, 고출력을 위한 최종단 증폭기의 3단의 증폭기로 구성되어 있다. 70도의 고온에서도 듀티 1.2%이고, 짧은 펄스 폭에서 63 watts 이상의 출력을 얻었다. 제작된 모듈은 동작대역 내에서 포화 상태의 이득 37 dB 성능을 보였다. 입출력 정재파비는 1.5:1 미만을 만족하였다. 이 모듈은 +28 $V_{dc}$로 동작되고 400 mA 전력 소모를 가진다. 본 논문에서 개발한 SSPA는 고속으로 동작하는 펄스 도플러 레이더에 적용할 수 있다.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.47-55
• /
• 1996

An optical transmitter, which is a key component of the optical transmission system, converts the electrical signal to optical signal and consists of a high-speed current-pulse driver for laser diode and low-speed feedback loops that stabilize optical power against aging, power supply voltage fluctuations, and ambient temperature changes. In this paper, the power-stabilizing part, which forms the bulk of the optical transmitter circuitry was designed in integrted circuits. Operational amplifiers and reference voltage generation circuits, which were identified as key building blocks for the power-stabilizing feedback loops, were designed and were subsequently verified through HSPICE simulations. The designed operational amplifier consists of a two-stage folded cascode amplifier and class AB output stage, whereas the reference voltage is obtained by bandgap reference circuits. Finally the power-stabilizing circuitry was laid out based on 3\mu$m CMOS design rules for fabrication.