• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.54-61
• /
• 2003

본 논문에서는 완벽한 고장 효율을 보장하는 제어 회로를 위한 효율적인 비주사 DFT(design for testability) 기법을 제안한다. 제안된 비주사 DFT 기법은 순차 회로 모델이 아닌 조합 회로 모델에 대하여 ATPG(automatic test pattern generation)론 수행함으로써 짧은 테스트 패턴 생성 시간과 항상 완벽한 고장 효율을 보장한다. 본 논문에서 제시된 기법은 완전 주사 기법 및 기존의 비주사 DFT 기법들과 비교하여 적은 면적 오버헤드를 가지며 테스트 패턴을 칩의 정상동작속도로 인가할 수 있고, 또한 테스트 패턴의 재배열과정을 통해 테스트 패턴을 최소한의 시간으로 인가할 수 있도록 하였다. 제안된 기법의 효율성을 검증하기 위해 MCNC'91 FSM 벤치마크 회포들을 이용하여 실험을 수행하였다.

• 인터넷정보학회논문지
• /
• 제4권3호
• /
• pp.31-37
• /
• 2003

본 논문에서는 유한상태머신을 위한 효율적인 비주사 DFT (design-for-testability) 기법을 제안한다. 제안된 기법은 순차회로 모델이 아닌 조합회로 모델을 사용한 ATPG를 수행하여 짧은 테스트 패턴 생성 시간과 완벽한 고장 효율을 보장한다. 또한 완전주사 기법이나 다른 비주사 DFT 기법에 비해 적은 면적 오버헤드를 보이며 테스트 패턴을 칩의 동작속도로 인가한다는 장점이 있다. 실험결과에서는 MCNC`91 벤치마크 회로를 이용하여 제안된 기법의 효율성을 입증한다.

• Journal of Communications and Networks
• /
• 제1권2호
• /
• pp.86-88
• /
• 1999

The Discrete Fourier Transform (DFT) and the Inverse Discrete Fourier Transform (IDFT) are commonly used in signal processing applications, in particular in digital communication sys-tems using the multi-carrier modulation principle. In such systems an IDFT is computed at the transmitter end, and a DFT at the re-ceiver end. This paper examines a technique of computations, for which only negligible differences appear between the DFT and the IDFT calculations while the number of arithmetic operations re-quired is substantially reduced. This offers significant advantages for the design of an IDFT/DFT processor for Discrete Multitone(DMT) systems.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제50권12호
• /
• pp.584-589
• /
• 2001

This paper presents an implementation method of multi-channel synchronized phasor measurement device, which is based on the ASIC implementation of the sliding-DFT. A time-shared multiplier structure is proposed to minimize the number of gates required for the implementation. The design is verified by the timing simulation of its operation. The effect of coefficient approximation in the recursive implementation of the sliding-DFT is analytically derived and verified with the computer simulations.

• ETRI Journal
• /
• 제25권5호
• /
• pp.345-355
• /
• 2003

In this paper, we propose a method for designing a class of M-channel, causal, stable, perfect reconstruction, infinite impulse response (IIR), and parallel uniform discrete Fourier transform (DFT) filter banks. It is based on a previously proposed structure by Martinez et al. [1] for IIR digital filter design for sampling rate reduction. The proposed filter bank has a modular structure and is therefore very well suited for VLSI implementation. Moreover, the current structure is more efficient in terms of computational complexity than the most general IIR DFT filter bank, and this results in a reduced computational complexity by more than 50% in both the critically sampled and oversampled cases. In the polyphase oversampled DFT filter bank case, we get flexible stop-band attenuation, which is also taken care of in the proposed algorithm.

• 전기학회논문지P
• /
• 제57권2호
• /
• pp.102-108
• /
• 2008

AC generator plays an important role of power system. The large AC generator fault may lead to large impacts or perturbations in power system. And then the protection of a generator has very important role in maintaining stability in a power system. In present, the DFT(discrete Fourier transform) based RDR(ratio differential relay) had been widely applied to a internal fault of a generator stator winding. But DFT has a serious drawback. In the course of transforming a target signal to frequency domain, time information is lost. DWT uses a time-scale region. This paper proposes an advanced fault detection algorithm using DWT(discrete Wavelet transform) to enhance the drawback of conventional DFT based relaying. To evaluate the performance of the proposed relaying, we used the test data which were sampled with 720 [Hz] per cycle and obtained from ATP(alternative transient program) simulation. And we made a comparative study of conventional DFT based RDR and the proposed relaying.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.157-158
• /
• 2007

본 논문에서는 산업전반에 걸쳐 널리 사용되는 유도전동기의 고장상태를 검출하기 위해 DFT(Discreet Fourier Transform)와 LDA에 기반을 둔 진단 알고리즘을 제안하고자 한다. 실험에 의해 측정된 전류값을 DFT에 의해 시간공간에서 주파수 공간으로 변환한 후에 LDA기법을 이용하여 특징벡터를 산출한 후 거리 유사도에 의해 진단이 수행된다. 제안된 방법의 타당성을 보이기 위해 여섯 가지의 고장을 대상으로 다양한 조건하에서 실험한 결과 기존 방법에 비교하여 우수한 결과를 나타냈다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.902-905
• /
• 2006

본 논문에서는 성능 변수들을 측정하기 위해 검사용 설계 (design-for-testability, DFT) 방법을 기초로한 새로운 고주파 검사 회로를 제안한다. 이러한 기술은 저잡음 증폭기 (LNA)의 입력 임피던스, 이득, 잡음지수, 입력 전압 정재파비 (VSWR) 및 출력 신호대 잡음비 (SNR)를 제공한다. 이러한 고주파 경사 방식은 DR 칩에서 측정된 출력 DC 전압과 이론적인 수식을 이용하여 실제 고주파 소자의 중요 사양을 산출할 수 있다.

• 대한소아치과학회지
• /
• 제26권1호
• /
• pp.1-13
• /
• 1999

To study the caries patterns in primary dentition, 719 preschool children, 4-6 years old, were examined for their caries activity(salivary reductase activity) and caries experience of individual teeth. Teeth groups were made by cluster analysis using dft indexes of individual teeth as criteria. The six major teeth groups in the order of dft index from high to low were (1) lower primary molars, (2) upper primary molars, (3) upper central incisor, (4) upper lateral incisor, (5) canines, and (6) lower incisors. There were significant differences in dft index between teeth groups except upper lateral incisor and canines. Upper and lower primary molars showed the highest correlation in dft index, and the next couples were upper central incisors and upper lateral incisors, upper lateral incisor and canines, upper central incisor and canines, upper lateral incisor and upper primary molars, and canines and upper primary molars in descending order. Upper first primary molar showed the greatest differences in dft index between caries activity levels.

• 전자공학회논문지SC
• /
• 제45권6호
• /
• pp.141-148
• /
• 2008

신재생 에너지 분야에서 각광받고 있는 계통 연계형 태양광 인버터에서는 계통과의 연계를 위해서 반드시 계통의 위상 정보가 필요하다. 본 논문에서는 계통 연계형 태양광 발전 시스템에서의 위상 동기화 방법으로 원하는 기준 신호의 주파수를 구하여 동기신호로 사용하고, DFT(Discrete Fourier Transform) 알고리즘을 이용하여 기준 신호와의 위상차를 구하여 위상차만큼 보상하는 PLL(Phase Locked Loop)의 순시 추종방법을 제안하였다. 또한 DFT 연산에 사용되는 한주기 값들을 샘플링 할때마다 보정 위상 값을 구하는 방법과 특정 주파수의 기준신호에 대한 주파수 및 위상 추종뿐만 아니라 다양한 주파수 신호에 대한 주파수 및 위상을 추종하는 방법을 적용하여 시뮬레이션과 실험을 통해 본 논문의 타당성을 검증하여 유효성을 보이고자 한다.