• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.227-233
• /
• 2006

In order to reduce blocking artifacts and improve compression efficiency, H.264/AVC standard employs an adaptive in-loop deblocking filter. This paper proposes a new hardware architecture of the deblocking filter that employs a four-stage pipelined structure with an efficient data distribution. The proposed architecture allows a simultaneous supply of eight data samples to fully utilize the pipelined filter in both horizontal and vertical filterings. This paper also presents a new filtering order and data reuse scheme between consecutive macroblock filterings to reduce the communication for external memory access. The number of required cycles for filtering one macroblock (MB) is 357 cycles when the proposed filter uses dual port SRAMs. This execution speed is only 41.3% of that of the fastest previous work.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.830-833
• /
• 2009

Deblocking Filter (DF) is newly introduced into H.264/AVC to remove blocky artifacts. It improves the picture quality and the improved picture is set to the frame buffer for motion compensation. As a result, higher coding efficiency is achieved by DF. However, if the original image has heavily-slanted patterns, DF removes the edges to be kept because it is applied only perpendicularly to the block boundaries. In this paper, we propose Edge Adaptive Deblocking Filter (EADF) which is applied not only for the perpendicular but also for several slanted directions to deal with the problem. Simulation results showed us that EADF was especially effective for the sequence "Foreman" with PSNR gain of 0.04 dB.

• ETRI Journal
• /
• 제33권2호
• /
• pp.194-200
• /
• 2011

This paper presents a deblocking method for video compression in which the blocking artifacts are effectively extracted and eliminated based on both spatial and frequency domain operations. Firstly, we use a probabilistic approach to analyze the performance of the conventional macroblock-level deblocking scheme. Then, based on the results of the analysis, an algorithm to reduce the computational complexity is introduced. Experimental results show that the proposed algorithm outperforms the conventional video coding methods in terms of computation complexity while coding efficiency is maintained.

• 한국정보통신학회논문지
• /
• 제21권3호
• /
• pp.585-593
• /
• 2017

본 논문에서는 모바일 시스템을 위한 저전력 HEVC(High Efficiency Video Coding) 루프 내 필터의 디블록킹 필터 하드웨어 구조를 제안한다. HEVC의 디블록킹 필터는 영상압축 시 발생한 블록화 현상을 제거한다. 현재 다양한 모바일 시스템에서 UHD 영상 서비스를 지원하지만 전력 소모가 높은 단점이 있다. 제안하는 저전력 디블록킹 필터 하드웨어 구조는 필터를 적용하지 않을 때 내부 모듈에 클록을 차단하여 전력 소모를 최소화 하였다. 또한, 낮은 동작 주파수에서 높은 처리량을 위해 4개의 병렬 필터 구조를 가지며, 각 필터는 4단 파이프라인으로 구현하였다. 제안하는 디블록킹 필터 하드웨어 구조는 65nm CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 52.13K개의 게이트로 구현되었다. 또한, 110MHz의 동작 주파수에서 8K@84fps의 실시간 처리가 가능하며, 동작 전력은 6.7mW이다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.79-84
• /
• 2006

본 논문에서는 저전력 휴대 멀티미디어 SoC를 위한 새로운 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 처리되는 화소값의 차이가 어떤 특정 조건을 만족하면 필터링의 일부 또는 전부를 수행하지 않아도 된다. 더욱이 양자화 계수값이 16 미만일 때에는 필터링 전체를 수행하지 않아도 된다. 이러한 특성을 이용하면 동작중에 디블록킹 필터 전체 또는 일부분을 가동 중단시킴으로서 전력 소모를 크게 줄일 수 있다. 제안하는 디블록킹 필터는 간단한 제어 회로를 사용하여 블록의 일부 또는 전부를 가동 중단시킬 수 있으며, 단일 하드웨어로 수평방향 필터링과 수직방향 필터링을 동시에 수행할 수 있다. 제안하는 저전력 디블록킹 필터는 $0.35{\mu}m$ 표준 셀 라이브러리 공정을 사용하여 실리콘 칩으로 구현되었다. 게이트 수는 약 20,000 게이트, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 30 frame/s이다.

• 한국인터넷방송통신학회논문지
• /
• 제8권4호
• /
• pp.59-65
• /
• 2008

본 논문은 휴대용 멀티미디어를 위한 저전력 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 총 8개의 입력 픽셀에 대한 각각의 필터링 연산 과정을 필요로 하며, 각 필터링 과정에서 p, q 픽셀에 대해 공통 구조를 가지고 있다. 이 때 쓰이는 공통의 필터계수와 레지스터를 공유함으로써, 적은 게이트로 구현하였다. 또한 많은 연산을 필요로 하는 필터링 연산을 특정한 조건을 이용하여, 조건에 만족하면 일부 또는 전체의 필터링을 수행하지 않음으로써 저전력의 효율적인 구조를 설계할 수 있다. 제안한 H.264 디블록킹 필터 구조는 기존 논문들의 핵심 필터링부분과 비교하여 각각 33.31%와 10.85%의 게이트 감소효과를 나타내었다. 또한 본 논문의 전체 블록은 삼성 0.35um 표준 셀 라이브러리 공정을 사용하여 구현하였으며, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 33.03 frame/s이다.

• 대한전자공학회논문지SP
• /
• 제43권3호
• /
• pp.92-99
• /
• 2006

이 논문에서는 H.264 비디오 코딩에 사용되는 디블로킹 필터의 저전력 구조를 제안하였다. 즉, 8 픽셀의 입력에 대한 공통의 필터계수를 공유함으로써 구현 하드웨어를 줄일 수 있는 효율적인 구조를 제안하였다. 제안된 디블로킹 필터 구조는 MUX와 DEMUX 회로를 추가하여 설계하였으며, 기존 구조와 비교하여 44.2%의 덧셈연산 감소효과를 나타내었다. 또한 제안된 구조를 Verilog HDL 코딩과 FPGA로 구현한 결과, 기존의 디블로킹 필터 구조와 비교하여 각각 19.5%와 19.4%의 게이트 카운트 감소 효과를 보였다. 따라서 제안된 디블로킹 필터 구조는 H.264용 encoder와 decoder SoC에 널리 사용될 수 있는 저전력 구조이다.

• 대한전자공학회논문지SP
• /
• 제45권4호
• /
• pp.41-49
• /
• 2008

H.264/AVC는 기존 압축기술 대비 가변 블록 움직임 보상, 복수 참조 영상, 1/4 화소 움직임 벡터 정확도 및 인-루프 디블록킹 필터 (In-loop Deblocking Filter) 등을 지원하고 있다. 이런 부호화 기술은 압축 효율 향상의 주된 기능이면서, 동시에 높은 복잡도의 요인으로 작용하고 있다. 저사양, 저비트율의 단말기에서 H.264 부호화 기술의 실제 응용 확대를 위해서는 속도향상 개선이 필수적이다. 동영상의 주관적 화질을 상당부분 개선할 수 있는 디블록킹 필터 (Deblocking Filter)는 현재 복잡도와 높은 계산량으로 인하여 저사양 단말기에서는 제한적으로 사용되고 있다. 본 논문에서는 실시간 저비트율의 디지털 동영상압축 시 발생하는 블록킹 현상을 효율적으로 제거하는 디블록킹 필터의 성능개선 방법을 제안한다. 본 논문에서 제안하는 디블록킹 필터링 방법은 움직임 보상에서의 가변블록 정보를 이용하여 영상의 공간적 상관관계를 추출하고, 그 특성에 맞게 4가지 필터모드(Filter Mode)로 분리하여 분리된 영역에 적응형 필터 구조를 취한다. 적용된 모드별 필터링은 블록킹 현상을 제거함은 물론 과도한 블러링 현상(Blurring Effects)을 방지하고 영상내의 세밀한 영상 성분들과 블록 경계간의 실제 에지를 보호함과 동시에 기존 방법 대비 $30{\sim}40%$의 성능향상의 개선을 이루었다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.64-70
• /
• 2008

고성능 영상 압축 알고리즘으로서 널리 사용되고 있는 H.264 디코더의 디블록킹(Deblocking) 필터는 복호된 영상의 블록화 현상을 제거함으로써 영상의 질을 높이는 역할을 하는데 연산량이 많은 유닛중 하나이다. 본 논문에서는 효율적인 디블록킹 필터 설계를 위해 파이프라인 구조 및 1-D 필터를 사용하고 효율적인 메모리 관리를 통해 하드웨어 면적과 연산 사이클 수를 줄이고 H.264 디코더의 성능을 향상시킬 수 있는 하드웨어 구조를 제안한다. 제안된 구조에서는 픽셀의 재배치를 통해 동일한 1-D 필터를 이용하여 수직방향의 필터연산과 수평방향의 필터연산을 모두 지원한다. 또한 4 개의 메모리 블록 구조를 이용하여 현재 매크로블록의 픽셀과 인접한 다른 매크로블록의 픽셀의 접근 및 저장을 효율적으로 할 뿐만 아니라 필터 연산중에 움직임 보상기의 출력 픽셀을 저장하여 디블록킹 필터와 움직임 보상기 사이의 병목현상을 제거하였다. 이를 통해 디블록킹 필터에 관련된 메모리의 크기를 최소화하고 H.264 디코더의 성능을 향상시키는 이점을 얻을 수 있다. 제안된 디블록킹 필터는 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하였다. 합성 결과 77 MHz에서 HD 영상 디코딩이 가능함을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.32-43
• /
• 2010

본 논문은 저 복잡도 비디오 복호화기를 위한 디블록킹 필터를 제안한다. 휴대전화와 같은 모바일 장치에서 많이 사용되는 H.264/AVC Baseline 프로파일은 MPEG-4 Visual 보다 압축 성능은 두 배 이상 높지만, 1/4-픽셀 보간 필터, 적응적 엔트로피 모델 및 디블록킹 필터를 사용함에 따라 복호화기의 복잡도가 높다는 문제점이 있다. 본 논문에서는 H.264/AVC의 부호화 성능은 유지하면서 복호화기의 복잡도를 감소시키기 위하여 저 복잡도 디블록킹 필터를 제안한다. 본 논문에서 제안된 저 복잡도 디블록킹 필터는 BS (Boundary Strength)값에 대해 CBP (Coded Block Pattern)값을 이용하여 계산함으로써, 기존의 방법보다 분기문의 수를 49% 감소시켰다. 또한, 인트라 매크로블록 경계에서 적용되는 강한 필터링 (Strong Filtering)에 대해 필터링의 적용 범위를 두 픽셀로 제한하였다. 실험 결과, 제안하는 저 복잡도 디블록킹 필터는 H.264/AVC Baseline 프로파일에 비해 BDBitrate를 -0.02% 감소 시켰고, 디블록킹 필터의 복잡도는 42%, 복호화기 전체의 복잡도는 8.96% 감소 시켰다.