• 전기학회논문지
• /
• 제59권2호
• /
• pp.232-241
• /
• 2010

This paper describes the development of robust contingency analysis program for Korean Energy Management System. The important function of contingency analysis is to determine the bus/branch model for contingency, and to calculate the state of the power network based on the network model and topology output. In the proposed method, the bus/branch models for contingencies are determined exactly using a fast linked-list method based on the application common model database. To calculate the state of the power system included contingency, the full-decoupled powerflow approach, the partial powerflow method for contingencies and the proposed contingency screening algorithm are also used to contingency analysis. To verify the performance of the developed processor, we performed a file-based test using several structured input data and online test using the database which resides on memory. The results of these comprehensive tests showed that the developed processors can accurately calculate the power system contingency state from online data and can be applied to Korea Power Exchange system.

• Journal of Electrical Engineering and Technology
• /
• 제12권1호
• /
• pp.19-28
• /
• 2017

False data injection attacks have recently been introduced as one of important issues related to cyber-attacks on electric power grids. These attacks aim to compromise the readings of multiple power meters in order to mislead the operation and control centers. Recent studies have shown that if a malicious attacker has complete knowledge of the power grid topology and branch admittances, s/he can adjust the false data injection attack such that the attack remains undetected and successfully passes the bad data detection tests that are used in power system state estimation. In this paper, we investigate that a practical false data injection attack is essentially a cyber-attack with uncertain information due to the attackers lack of knowledge with respect to the power grid parameters because the attacker has limited physical access to electric facilities and limited resources to compromise meters. We mathematically formulated a method of identifying the most vulnerable locations to false data injection attack. Furthermore, we suggest minimum topology changes or phasor measurement units (PMUs) installation in the given power grids for mitigating such attacks and indicate a new security metrics that can compare different power grid topologies. The proposed metrics for performance is verified in standard IEEE 30-bus system. We show that the robustness of grids can be improved dramatically with minimum topology changes and low cost.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.68-75
• /
• 2016

다중 프로세서 시스템-온-칩(Multi-Processor SoC, MPSoC)에서의 코어 및 IP 개수 증가 추세에 따라 병렬처리와 확장성에 유리한 인터커넥션 구조인 네트워크-온-칩(Network-on-Chip, NoC)이 등장하였다. 하지만 기존 IP를 재활용하기 위해서는 버스 프로토콜과 호환가능한 NoC에서의 지연시간을 최적화하기 위한 연구가 필요하다. 본 논문에서는 버스 프로토콜 호환 가능한 NoC 설계 시, 버스 프로토콜에서 특성이 다른 다수의 트랜잭션 단계에서 유발되는 홉 수와 경로 충돌의 대립관계로 인해 지연시간이 증가하는 문제를 주소 및 데이터 네트워크로 분리 설계함으로써 해결하였다. 모의실험으로 벤치마크 어플리케이션과 무작위 생성한 어플리케이션에서의 실험 결과를 통해 Mesh구조와 TopGen의 비정형 토폴로지와 비교했을 때, 평균 지연시간은 19.46% 및 실행시간은 10.55% 감소하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.745-753
• /
• 2016

This paper presents a fully synthesizable low power interconnect bus for millimeter-scale wireless sensor nodes. A segmented ring bus topology minimizes the required chip real estate with low input/output pad count for ultra-small form factors. By avoiding the conventional open drain-based solution, the bus can be fully synthesizable. Low power is achieved by obviating a need for local oscillators in member nodes. Also, aggressive power gating allows low-power standby mode with only 53 gates powered on. An integrated wakeup scheme is compatible with a power management unit that has nW standby mode. A 3-module system including the bus is fabricated in a 180 nm process. The entire system consumes 8 nW in standby mode, and the bus achieves 17.5 pJ/bit/chip.

• 정보처리학회논문지C
• /
• 제15C권3호
• /
• pp.199-204
• /
• 2008

CAN은 처음에는 차량 네트워크에서의 사용을 위해 고안되었으나 잡음에 강하고 신뢰성이 높아 공장자동화 등에서도 많이 사용되고 있다. 그러나 1:1통신에서 네트워크 기반의 통신방식으로 변화되면서 각 장치의 기계적인 동작뿐만 아니라 전자, 소프트웨어적인 동작에 대해서도 철저한 검증이 필요하게 되었다. 본 논문은 CAN 기반 시스템에서 통신의 신뢰성을 데이터의 정확성에 대한 부분과 시간상의 정확성에 대한 부분을 검증하는 방법을 제시하고 있다.

• 정보처리학회논문지D
• /
• 제14D권6호
• /
• pp.649-656
• /
• 2007

오늘날 차량네트워크(CAN)는 전기적 강인, 저가격과 접근지연 때문에 분산 임베디드 시스템에서 널리 사용되는 버스형 필드이다. 그러나 버스토폴로지에서 발생하는 의존적인 제한 때문에 차량네트워크가 어플리케이션상에서 안전적으로 사용되는지는 논쟁되어왔다. 그래서 차량네트워크(CAN) 디자인 단계 동안 데이터 버스의 부하와 최대 지연, 경쟁 우선순위와 같은 네트워크의 성능을 분석하는 것이 중요하게 되었다. 이 논문은 차량네트워크의 성능을 평가하기 위해 사용된 시뮬레이션 알고리즘과 고장 기법 기술을 적용을 소개한다. 이는 차량네트워크의 어떤 산만한 구현의 줄임과 시스템의 신뢰성을 향상 시켜 줄 것이다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.27-34
• /
• 2016

철도 차량은 일렬로 연결되는 구조적 특수성이 있으므로 네트워크 토폴로지를 구성하는 경우에서도 이를 고려하여야 한다. 또한 차량 내의 장치 간 연결에서의 토폴로지와 차량 간 연결에서의 토폴로지를 구분하여야 한다. 차량 간 연결에 있어서 기존의 링, 스타, 데이지체인, 버스 등의 토폴로지 대신 이를 조합한 하이브리드 토폴로지가 제안되었다. 이는 일렬로 연결된 철도 차량을 적절한 수의 그룹으로 묶고 그룹 내에서는 스타 네트워크 토폴로지로 구성하고 그룹 간 연결은 데이지체인 네트워크 토폴로지로 구성하는 방식이다. 이를 통해 하이브리드 토폴로지는 스타 토폴로지에 비해 차량 간 연결에 필요한 케이블의 수를 절감하고도 적절한 전송 속도를 유지할 수 있다. 하이브리드 토폴로지는 스타와 데이지 체인 두 가지 토폴로지를 절충하는 방식이므로 각각의 장점을 잘 활용할 수 있도록 그룹 내 차량의 수를 적절히 선정하는 것이 중요하다. 본 논문에서는 철도차량에서 최적의 하이브리드 네트워크 토폴로지를 구하는 것을 목적으로 한다. 이를 위해 차량 별로 데이터 생성 크기와 생성 주기가 동일하다는 가정 하에 차량 간 연결에서의 최대 케이블 수와 전송 속도에 대하여 각각 가중치를 별도로 두고 가중치 별로 전체 차량 수에 따른 최적의 그룹 내 차량의 수를 도출한다.

• 한국컴퓨터산업학회논문지
• /
• 제4권10호
• /
• pp.611-620
• /
• 2003

본 논문에서는 상정사고를 감안한 개선된 GUI기반의 전력계통의 조류해석 도구를 제시하였다. 제시한 툴은 전력계통의 조류계산의 교수 및 학습을 돕는 효과적인 도구이다. 이 소프트웨어는 Asymetrix사의 ToolBookII로 개발하였으며 명칭을 PFGUI(Power Flow GUI)로 정하였다. PFGUI는 입력매개변수와 그 결과간의 관계성을 테이블 형태가 아닌 시각적인 그림으로 보여 주기 때문에 전력계통운용및 제어의 연구에 더욱 친화적이다 PFGUI는 선로탈락시의 조류계산 출력을 계통구성도상에 같이 나타내도록 하였다. 사용자들은 계동도강에서 조류계산의 시스템 데이터를 입력하고 손쉽게 모선의 전압과 전력, 선로조류에 대한 결과도를 확인 할 수 있다. 또한 선로전압조정기, 콘덴서, 부하레벨, 선로탈락 등의 다양한 형태의 영향을 파악할 수 있다. 제안된 PFGUI는 Ward-Hale 6-Bus 계통을 연구대상으로 하였다.

• Journal of Information Display
• /
• 제10권1호
• /
• pp.37-44
• /
• 2009

AiPi technology incorporates an embedded clock and control scheme with a point-to-point bus topology, thereby having the smallest possible number of interface lines between a timing controller and column drivers. A point-to-point architecture boosts the data rate and reduces the number of interface lines, because impedance matching can be easily achieved. An embedded clock and control scheme is implemented by means of multi-level signalling, which results in a simple clock/data recovery circuitry. A 46" AiPi-based 10-bit FHD prototype requires only 20 interface lines, compared to 38 lines for mini-LVDS. The measured maximum data rate per data pair is more than 800 Mbps.

• 한국인터넷방송통신학회논문지
• /
• 제11권2호
• /
• pp.205-212
• /
• 2011

로봇의 고성능화, 지능화에 따라 다수의 센서, 액츄에이터 및 제어기 적용이 확대되고 있다. 기존의 로봇 내부의 와이어링 기술은 점대점으로 직접 배선을 연결하는 방식이었으나 최근에는 버스 구조의 네트워크를 채택하고 있다. 다양한 버스 구조의 네트워크 중 차량에 이미 적용 중이고 신뢰성이 입증된 CAN(Controller Area Network)의 적용이 보편적이다. 이에 따라 로봇 내부 통신시스템의 성능평가를 통해 네트워크의 실시간성 및 신뢰성에 대한 분석이 요구된다. 본 논문에서는 CAN기반의 로봇 내부 네트워크에 대한 성능평가시스템을 구성하고 네트워크 관리도구 및 응용 모듈 등을 개발하였으며 이를 이용하여 실제 CAN 통신 시스템에 대한 전송시간 및 표준편차를 분석함으로써 네트워크 시스템의 실시간성을 판단할 수 있음을 보인다.