• 대한수학회지
• /
• 제55권2호
• /
• pp.373-390
• /
• 2018

In this paper we study the small-data scattering of the d dimensional fractional $Schr{\ddot{o}}dinger$ equations with d = 2, 3, $L{\acute{e}}vy$ index 1 < ${\alpha}$ < 2 and Hartree type nonlinearity $F(u)={\mu}({\mid}x{\mid}^{-{\gamma}}{\ast}{\mid}u{\mid}^2)u$ with max(${\alpha}$, ${\frac{2d}{2d-1}}$) < ${\gamma}{\leq}2$, ${\gamma}$ < d. This equation is scaling-critical in ${\dot{H}}^{s_c}$, $s_c={\frac{{\gamma}-{\alpha}}{2}}$. We show that the solution scatters in $H^{s,1}$ for any s > $s_c$, where $H^{s,1}$ is a space of Sobolev type taking in angular regularity with norm defined by ${\parallel}{\varphi}{\parallel}_{H^{s,1}}={\parallel}{\varphi}{\parallel}_{H^s}+{\parallel}{\nabla}_{{\mathbb{S}}{\varphi}}{\parallel}_{H^s}$. For this purpose we use the recently developed Strichartz estimate which is $L^2$-averaged on the unit sphere ${\mathbb{S}}^{d-1}$ and utilize $U^p-V^p$ space argument.

• 정보처리학회논문지B
• /
• 제13B권6호
• /
• pp.615-624
• /
• 2006

이 논문은 이동 에이전트 시스템에 기반을 둔 가상의 병렬분산 컴퓨팅 환경에서 병렬로 수행되는 다층 인공신경망 시뮬레이터를 구현하는 것을 목적으로 한다. 다층 신경망은 학습세션, 학습데이터, 계층, 노드, 가중치 수준에서 병렬화가 이루어진다. 이 논문에서는 네트워크의 통신량이 상대적으로 적은 학습세션 및 학습데이터 수준의 병렬화가 가능한 신경망 시뮬레이터를 개발하고 평가하였다. 평가결과, 학습세션 병렬화와 학습데이터 병렬화 성능분석에서 약 3.3배의 학습 수행 성능 향상을 확인할 수 있었다. 가상의 병렬 컴퓨터에서 신경망을 병렬로 구현하여 기존의 전용병렬컴퓨터에서 수행한 신경망의 병렬처리와 비슷한 성능을 발휘한다는 점에서 이 논문의 의의가 크다고 할 수 있다. 따라서 가상의 병렬 컴퓨터를 이용하여 신경망을 개발하는데 있어서, 비교적 시간이 많이 소요되는 학습시간을 줄임으로서 신경망 개발에 상당한 도움을 줄 수 있다고 본다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권1호
• /
• pp.1-7
• /
• 2009

This paper describes design of high energy efficiency 32 bit parallel processor core using instruction-levels data gating and dynamic voltage scaling (DVS) techniques. We present instruction-levels data gating technique. We can control activation and switching activity of the function units in the proposed data technique. We present instruction-levels DVS technique without using DC-DC converter and voltage scheduler controlled by the operation system. We can control powers of the function units in the proposed DVS technique. The proposed instruction-levels DVS technique has the simple architecture than complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system and a hardware implementation is very easy. But, the energy efficiency of the proposed instruction-levels DVS technique having dual-power supply is similar to the complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system. We simulate the circuit simulation for running test program using Spectra. We selected reduced power supply to 0.667 times of the supplied power supply. The energy efficiency of the proposed 32 bit parallel processor core using instruction-levels data gating and DVS techniques can improve about 88.4% than that of the 32 bit parallel processor core without using those. The designed high energy efficiency 32 bit parallel processor core can utilize as the coprocessor processing massive data at high speed.

• 한국음향학회지
• /
• 제14권1호
• /
• pp.40-47
• /
• 1995

본 논문은 redundancy를 제거함으로 해서 데이타의 축약을 할 수 있는 새로운 방법론 즉, 병렬 컴퓨터인 MasPar 머쉰에 적합한 새로운 데이타 구조를 제시하고자 하는데 그 주된 목적이 있다. 이것을 실제로 구현한 결과, 본 논문에 제시된 방법인 PDOCM (Parallel Dynamic Octal Compact Mapping)은 기존의 방법중 가장 효율이 좋은 것으로 나타난 Huffman 코드와 비교할때는 평균적으로 $30\%$정도, bit-mapping방법과 비교할때는 평균적으로 $40\%$ 정도의 우수성을 보였다. 그리고 10 백만개의 영문자를 이용해서 MasPar 기계에서 64개의 프로세서를 이용하여 구현시킨 결과 54.188의 가속화율을 얻으므로서 우수한 방법임을 알 수가 있었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권5호
• /
• pp.1649-1665
• /
• 2021

In view of the low accuracy of the traditional FunkSVD algorithm, and in order to improve the computational efficiency of the algorithm, this paper proposes a parallel algorithm of improved FunkSVD based on Spark (SP-FD). Using RMSProp algorithm to improve the traditional FunkSVD algorithm. The improved FunkSVD algorithm can not only solve the problem of decreased accuracy caused by iterative oscillations but also alleviate the impact of data sparseness on the accuracy of the algorithm, thereby achieving the effect of improving the accuracy of the algorithm. And using the Spark big data computing framework to realize the parallelization of the improved algorithm, to use RDD for iterative calculation, and to store calculation data in the iterative process in distributed memory to speed up the iteration. The Cartesian product operation in the improved FunkSVD algorithm is divided into blocks to realize parallel calculation, thereby improving the calculation speed of the algorithm. Experiments on three standard data sets in terms of accuracy, execution time, and speedup show that the SP-FD algorithm not only improves the recommendation accuracy, shortens the calculation interval compared to the traditional FunkSVD and several other algorithms but also shows good parallel performance in a cluster environment with multiple nodes. The analysis of experimental results shows that the SP-FD algorithm improves the accuracy and parallel computing capability of the algorithm, which is better than the traditional FunkSVD algorithm.

• 한국의학물리학회:학술대회논문집
• /
• 한국의학물리학회 2002년도 Proceedings
• /
• pp.311-313
• /
• 2002

We are under development of a 3D PET scanner with depth of interaction (DOI) capable of high sensitivity and high resolution. In this scanner, a maximum data transfer rate of coincidence pair's event information is 10 Mcps and one event is a 64-bit data format. This maximum data transfer rate corresponds by 10 times a conventional PET scanner. A data acquisition system, which fulfills the specification of this scanner, is considered for parallel collection with banks including several coincidence units. Data transfer rate is improved by optimizing parameters of a message size, and so on.

• 정보과학회 논문지
• /
• 제41권9호
• /
• pp.611-616
• /
• 2014

데이터 중복 제거를 수행하기 위한 여러 단계 중 청킹에 사용되는 라빈 핑거프린트 값을 구하는 단계가 가장 큰 오버헤드를 차지한다. 따라서, 본 논문에서는 효율적인 데이터 중복 제거를 위한 병렬라빈 핑거프린트 방법을 제안한다. 또한 효율적인 라빈 핑거프린팅의 병렬화를 위해 네 가지 이슈를 고려한다. 첫 번째로 병렬처리를 위해 입력 데이터 스트림을 일정한 크기의 데이터 섹션으로 분할할 때, 데이터 섹션의 경계선에 있는 데이터들에 대해서도 라빈 핑거프린팅을 수행하기 위한 고려, 두 번째로 라빈 핑거프린팅 연산 특징을 효율적으로 이용하기 위한 고려, 세 번째로 순차 방식으로 청크 경계선을 구했을 때와 비교하여 병렬 방식으로 청크 경계선을 구했을 때, 변경 될 수 있는 청크 경계선에 대한 고려를 한다. 마지막으로 최적의 GPGPU 메모리 접근을 위한 고려를 한다. GPGPU를 이용한 병렬 라빈 핑거프린트 방식은 CPU를 이용한 순차 라빈 핑거프린트 방식에 비해 약 16배 성능향상을 보였고, CPU를 이용한 병렬 라빈 핑거프린트 방식에 비해서도 약 5.3배 성능향상을 보였다. 이러한 라빈 핑거프린팅 연산 처리량의 증가는 데이터 중복 제거 기법의 전체적인 성능향상을 가져올 수 있다.

• 로봇학회논문지
• /
• 제16권4호
• /
• pp.306-312
• /
• 2021

This paper describes localization of autonomous underwater vehicles(AUV), which can be used when some navigation sensor data are an outlier. In that situation, localization through existing navigation algorithms causes problems in long-range localization. Even if an outlier sensor data occurs once, problems of localization will continue. Also, if outlier sensor data is related to azimuth (direction of AUV), it causes bigger problems. Therefore, a parallel localization module, in which different algorithms are performed in a normal and abnormal situation should be designed. Before designing a parallel localization module, it is necessary to study an effective method in the abnormal situation. So, we propose a localization method through machine learning. For this method, a learning model consists of only Fully-Connected and trains through randomly contaminated real sea data. The ground truth of training is displacement between subsequent GPS data. As a result, average error in localization through the learning model is 0.4 times smaller than the average error in localization through the existing navigation algorithm. Through this result, we conclude that it is suitable for a component of the parallel localization module.

• 수산해양교육연구
• /
• 제26권5호
• /
• pp.1090-1095
• /
• 2014

The experimental and numerical studies of the single-phase flow pressure drop in parallel micro-channels were performed. The parallel micro-channels consisted of 15 channels with depth 0.2mm, width 0.45mm and length 60mm. The FC-72 was used as the working fluid and the mass fluxes ranged from 62.8 to $1371.6kg/m^2s$. The numerical analysis was performed iterative calculations to solve governing equations and finds the appropriate value. The experimental data was compared with the numerical data, the results showed good agreement with the numerical data.

• 한국정보처리학회논문지
• /
• 제1권3호
• /
• pp.290-298
• /
• 1994

본 논문은 p(p= $n^{1-x}$, 0〈x〈1)개 프로세서가 존재하는 EREW-PRAM 모델 병 렬 컴퓨터에서 시간 복잡도가 0( $n^{x}$ log n)이며 비용 (최악의 실행시간*프로세서 수)은 0(nlogn)이고, 자료 이동도가 0( $n^{1-}$x＋ $n^{x}$ )인 병렬 정렬 알고리즘을 제안한다. 병렬 정렬 알고리즘은 리스트를 p개 특정키를 중심으로 분리한 다음 블럭 의 크기를 거의 일정하게 할 수 있는 엔코딩 기법을 사용했다.다.