• 대한전자공학회논문지TC
• /
• 제43권2호
• /
• pp.22-26
• /
• 2006

대칭형 암호알고리즘은 고속의 데이터 처리 및 구현상의 용이성 둥의 장점에도 불구하고 인증기능의 부재로 인하여 네트워크 환경에는 부적합하다. 그러므로 대칭형 암호알고리즘이 인증기능을 수행할 수 있도록 MAC와 MDC를 이용한 혼합형 인증알고리즘을 제안하였다. 제안된 알고리즘은 대칭형 암호알고리즘과 별개로 동작하는 것이 아니라 암호알고리즘 자체에 인증기능을 수행할 수 있도록 함으로서 보안이 확보된 통신채널의 범위를 넓힐 수 있도록 하였다.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.35-38
• /
• 2005

본 논문은 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진 Twofish 암호알고리즘의 속도를 향상시키기 위하여 MDS 블록을 새롭게 설계하였다. 설계된 MDS 블록은 Twofish 암호 시스템의 critical path를 점유하게 되는 블록으로서 처리과정중의 병목현상으로 인한 속도저하의 문제점이 존재하였다. 이러한 MDS 블록에서 연산자로 사용되는 곱셈연산을 LUT 연산과 modulo-2 연산을 사용하여 MDS 자체에 대한 속도저하 및 병목현상을 제거하였다. 이러한 결과로 새롭게 설계된 MDS 블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 $10\%$정도 처리속도의 향상을 가져옴을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제14권7호
• /
• pp.65-72
• /
• 2009

본 논문은 네트워크 환경과 유/무선 통신망에 적합하며 구현상의 크기 및 재구성을 수행할 수 있으며 TCP/IP 프로토콜 구조에 적합한 VCR 암호알고리즘을 제안하고 하드웨어 칩 레벨로 구현하였다. 제안된 VCR 암호알고리즘은 TCP/IP 프로토콜의 보안 취약성을 보강하며 네트워크 환경에서 가변 라운드 횟수기능을 가짐으로 다수의 사용자에 대한 보안을 유지하는데 주요한 목적이 있기 때문에 실시간 처리 및 대용량 데이터의 암호화 및 다자간 통신에 매우 유리하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.123-125
• /
• 2004

The importance for Internet security has being increased and the Internet Protocol Security (IPSec) standard, which incorporates cryptographic algorithms, has been developed as one solution to this problem. IPSec provides security services in IP-Layer using IP Authentication Header (AH) and IP Encapsulation Security Payload (ESP). In this paper, we propose IPSec cryptographic processor design based AMBA architecture. Our design which is comprised Rijndael cryptographic algorithm and HAMC-SHA-1 authentication algorithm supports the cryptographic requirements of IP AH, IP ESP, and any combination of these two protocols. Also, our IPSec cryptographic processor operates as AMBA AHB Slave. We designed IPSec cryptographic processor using Xilinx ISE 5.2i and VHDL, and implemented our design using Xilinx's FPGA Vertex XCV600E.

• 한국컴퓨터정보학회논문지
• /
• 제10권5호
• /
• pp.109-114
• /
• 2005

Twofish 암호알고리즘은 AES인 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며, 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진다. 그러므로 본 논문은 Twofish 암호알고리즘의 속도를 향상시키기 위하여 개선된 MDS 블록을 설계하였다. 기존 MDS 블록은 Twofish 암호시스템의 critical path를 점유하게 되는 블록으로서 처리속도의 병목현상으로 인한 속도저하의 문제점이 존재하였다. MDS 블록에서 연산자로 사용되는 곱셈연산을 감소시키기 위하여 본 논문은 LUT 연산과 modul-2o연산을 사용하여 MDS자체에 대한 속도저하 및 병목현상을 제거하였다 이러한 결과로 새롭게 설계된 MDS블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 10$\%$정도 처리속도의 향상을 가져옴을 확인하였다.

• 한국정보과학회논문지:정보통신
• /
• 제29권6호
• /
• pp.625-634
• /
• 2002

암호화는 송수신자 사이에 메시지 전달이 비밀스럽게 이루어 질 수 있도록 보장해주는 기법이다. 이러한 암호화 알고리즘은 높은 계산량을 필요로 하며, 결과적으로 프로세서 자원을 과도하게 사용하는 문제를 가지고 있다. 이러한 문제점을 해결하기 위하여 암호화 알고리즘을 하드웨어 방식으로 구현함으로써 시스템의 부하를 줄여주는 기법이 제시되고 있다. 본 논문에서는 하드웨어 암호화 기법에 대한 설계 및 구현에 대해서 언급하고 있으며, 하드웨어 암호화 알고리즘과 소프트웨어 암호화 알고리즘에 대한 성능을 비교 분석하였다. 실험 결과에서, 계산 복잡도가 낮은 DES 알고리즘은 하드웨어 방식을 적용하여도 높은 입출력 오버헤드에 의해서 성능이 향상되지 않지만, 계산 복잡도가 높은 Triple DES는 하드웨어 방식을 적용하였을 때, 대략 2-4배 성능이 향상됨을 볼 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제10권3호
• /
• pp.183-188
• /
• 2005

블록암호알고리즘의 기본 구조인 Feistel 구조는 순차처리 구조이므로 병렬처리가 곤란하다. 그러므로 본 논문은 이러한 순차처리 구조를 변형하여 Feistel 구조가 병렬처리가 가능하도록 하였다. 이를 이용하여 본 논문은 병렬 Feistel 구조를 가지는 DES를 설계하였다. 제안된 병렬 Feistel 구조는 자체의 구조적 문제 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안사이에서 trade-off관계를 가질 수밖에 없었던 DES등과 같은 블록암호알고리즘의 성능을 크게 향상 시킬 수 있었다. 그러므로 Feistel 구조를 적용한 SEED, AES의 Rijndael, Twofish 등에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다.

• 전자공학회지
• /
• 제30권6호
• /
• pp.624-637
• /
• 2003

CMVP(Cryptographic Module Validation Program) validates cryptographic modules to FIPS 140-1, 2, and other FIPS cryptography based standards. This paper gives an overview of the CMVP, cryptographic modules, cryptographic algorithms, and the applicable standards. This provides a brief overview of the security requirements that must be met by each cryptographic module that is submitted to a CMT laboratory for conformance testing and describes the Cryptographic Algorithm Testing.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1551-1554
• /
• 2002

In this paper, the hardware implementation of the RSA public-key cryptographic algorithm is presented. The RSA cryptographic algorithm is depends on the computation of repeated modular exponentials. The Montgomery algorithm is used and modified to reduce hardware resources and to achieve reasonable operating speed for smart card. An efficient architecture for modular multiplications based on the array multiplier is proposed. We have implemented a 10240it RSA cryptographic processor based on proposed scheme in IESA system developed for smart card emulating system. As a result, it is shown that proposed architecture contributes to small area and reasonable speed for smart cards.

• 정보보호학회논문지
• /
• 제12권5호
• /
• pp.95-105
• /
• 2002

본 논문에서는 공개키 암호 시스템에서 인증, 키 교환 및 전자 서명을 위해 사용되는 RSA 공개키 암호 알고리즘의 효율적인 하드웨어 구현 방법에 대해 기술하였다. RSA 공개키 알고리즘은 모듈러 멱승 연산에 의해 계산되어지며, 모듈러 멱승 연산은 반복적인 모듈러 곱셈 연산을 필요로 한다. 모듈러 곱셈 구현을 위한 많은 알고리즘 중, 하드웨어 구현의 효율성 때문에 Montgomery 알고리즘이 많이 사용되어지고 있다. 지금까지 몽고메리 알고리즘을 이용하여 고성능의 RSA 암호회로를 설계하는 연구는 많이 수행되어 왔으나, 대부분의 연구가 시스템의 고성능을 위한 연산 시간의 감소에 중점을 두고있다. 하드웨어 구현에 제한이 있는 시스템에서 하드웨어 설계 시 가장 고려해야 할 사항은 시스템의 성능과 면적을 고려한 설계이다. 이러한 이유로, 본 논문에서는 기존의 Montgomery 알고리즘을 저면적 회로에 적합한 구조로 개선하였으며, 개선된 알고리즘을 이용하여 ETRI에서 개발한 스마트 카드용 에뮬레이팅 시스템인 IESA 시스템에 적용하여 검증하였다.