• 전기전자학회논문지
• /
• 제17권2호
• /
• pp.119-128
• /
• 2013

본 논문에서는 차세대 동영상 압축 표준인 HEVC의 핵심 프로세스 중 하나인 코어 변환기를 설계하고 이를 합성한 후 검증하였다. 제안하는 코어 변환기는 면적을 많이 차지하는 곱셈기 대신에 덧셈기와 쉬프터만을 사용하였으며, 쉬프터도 실제로는 와이어 연결과 멀티플렉서만을 사용하여 면적을 크게 줄였다. 또한 하나의 하드웨어로 $4{\times}4$에서 $16{\times}16$ 블록까지 모두 처리할 수 있도록 설계하였으며, 이를 위해서 연산처리기를 재사용하는 아키텍쳐를 제안하였다. 0.13um 공정으로 설계된 코어 변환기는 $16{\times}16$ 블록을 2-D 변환 처리하는데 160 사이클이 소요되며 게이트 수는 101,015 게이트이다.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.378-384
• /
• 2015

기존의 HEVC 코어 역변환기에서는 동일한 시간에 동일한 수의 화소를 처리하기 위해서 $2n{\times}2n$ 역변환기에 여분의 $n{\times}n$ 역변환기를 추가하여 한 개의 $2n{\times}2n$ 역변환기 또는 두 개의 $n{\times}n$ 역변환기로 동작하게 하였으나 여분의 $n{\times}n$ 역변환기 때문에 하드웨어 크기가 증가하는 단점이 있다. 이러한 문제점을 해결하기 위해 곱셈기를 재사용하여 여분의 $4{\times}4$ 역변환기를 없앤 새로운 $8{\times}8$ HEVC 코어 역변환기 구조가 제안되었으며, 본 논문에서는 이를 확장한 $16{\times}16$ HEVC 코어 역변환기 구조를 제안한다. 제안하는 $16{\times}16$ HEVC 역변환기는 $4{\times}4$ 역변환, $8{\times}8$ 코어 역 변환, $16{\times}16$ 코어 역변환에서 프레임 처리 시간이 모두 동일하며, 여분의 역변환기를 사용하는 아키텍쳐에 비해 게이트 수를 13% 줄일 수 있다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.570-578
• /
• 2013

본 논문에서는 곱셈기를 재사용하는 $8{\times}8$ HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 $8{\times}8$ 코어 변환기 하나로 $8{\times}8$ 및 $4{\times}4$ 코어 변환을 모두 수행할 수 있다. 그러나 $8{\times}8$ 코어 변환이 8 화소를 동시에 처리하는데 반하여 $4{\times}4$ 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 $8{\times}8$ 코어 변환기로 $4{\times}4$ 및 $8{\times}8$ 코어 변환을 모두 처리하게 되면 $4{\times}4$ 코어 변환에서 프레임을 처리하는데 필요한 시간이 $8{\times}8$ 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 $8{\times}8$ 코어 역변환기 하나를 두 개의 $4{\times}4$ 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 $8{\times}8$ 코어 역변환기는 프레임 처리 시간이 $8{\times}8$ 코어 역변환과 $4{\times}4$ 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.

• 전기전자학회논문지
• /
• 제15권3호
• /
• pp.255-260
• /
• 2011

본 논문은 허프 변환을 이용한 차선 검출 알고리즘의 병렬화 기법을 제안한다. 허프 변환은 영상의 모든 위치에 존재 가능한 모든 후보 ${\Theta}$ 들에 대해 ${\rho}$ 값을 구해야 하므로 연산량이 많기 때문에 연산에 많은 시간이 소요되는 단점이 있다. 이를 멀티코어 환경에서 병렬 처리하는 구조를 제안 한다. 또한 허프 변환 이외에도 전처리 과정에 해당하는 노이즈 제거와 에지 검출도 병렬 처리 하였다. 제안하는 알고리즘은 기존 알고리즘에 비해 5.17배의 성능 향상이 있다.

• 대한임베디드공학회논문지
• /
• 제7권5호
• /
• pp.277-284
• /
• 2012

To meet the usage of discrete wavelet transform (DWT) on potable devices, this paper implements 2-level DWT using a reference many-core processor architecture and determine the optimal many-core processor. To explore the optimal many-core processor, we evaluate the impacts of a data-per-processing element ratio that is defined as the amount of data mapped directly to each processing element (PE) on system performance, energy efficiency, and area efficiency, respectively. This paper utilized five PE configurations (PEs=16, 64, 256, 1,024, and 4,096) that were implemented in 130nm CMOS technology with a 720MHz clock frequency. Experimental results indicated that maximum energy and area efficiencies were achieved at PEs=1,024. However, the system area must be limited 140mm2 and the power should not exceed 3 watts in order to implement 2-level DWT on portable devices. When we consider these restrictions, the most reasonable energy and area efficiencies were achieved at PEs=256.

• Nuclear Engineering and Technology
• /
• 제29권5호
• /
• pp.399-405
• /
• 1997

In this study a new phase separated spectral analysis algorithm is proposed to identify CSB vibration mode directly from ex-core neutron signals. Ex-core neutron signals can be decomposed into the global, core support barrel (CSB) beam mode, and CSB shell mode components by the new phase separation algorithm based on the characteristics of Fourier transform. By using the proposed algorithm and the conventional spectral analysis the vibration mode of the CSB and the fuel assembly of Ulchin-1 NPP were identified from measured ex-core neutron signals.

• 스마트미디어저널
• /
• 제1권2호
• /
• pp.6-11
• /
• 2012

HEVC 표준에서 변환 계수 부호화 과정은 비트스트림에 포함되는 정보를 직접 부호화하는 핵심 부분으로 변환 계수 주사와 엔트로피 부호화를 포함한다. 최근, JCT-VC(Joint Collaborative Team on Video Coding)는 HEVC 위원회 초안(Committee Draft)을 완성했다. 본 논문에서는 HEVC 표준의 변환 계수 부호화 기술을 설명하고, 화면내 부호기에서의 변환 계수 발생확률을 고려한 효율적인 변환 계수 부호화 기술을 제안한다. 제안하는 방법은 기존 HEVC 변환 계수 부호화 기술에 비해 평균 0.74%의 BD-Rate를 절약한다.

• 한국컴퓨터정보학회논문지
• /
• 제18권9호
• /
• pp.1-10
• /
• 2013

본 논문에서는 대표적인 특징점 추출 알고리즘인 SIFT(Scale-Invariant Feature Transform)를 매니코어 프로세서를 이용하여 병렬 구현하고, 이를 실행 시간, 시스템 이용률, 에너지 효율 및 시스템 면적 효율 측면에서 분석하였다. 또한 기존의 고성능 CPU와 GPU(Graphics Processing Unit)와의 성능 비교를 통해 제안하는 매니코어의 잠재가능성을 입증하였다. 모의실험 결과, 매니코어를 이용한 SIFT 알고리즘 구현 결과는 기존의 OpenCV 구현 결과와 정확도면에서 동일하였고, 매니코어 구현은 고성능 CPU 및 GPU 구현보다 실행시간 측면에서 우수하였다. 또한 본 논문에서는 SIFT알고리즘의 옥타브 크기에 따른 에너지 효율 및 시스템 면적 효율을 분석하여 최적의 모델을 제시하였다.

• 시큐리티연구
• /
• 제61호
• /
• pp.377-400
• /
• 2019

사진은 가장 일반적으로 사용되는 현장 기록 방법으로, 증거물 관리의 연속성을 유지하고 현상을 있는 그대로 담아낼 수 있기 때문에 범죄수사 및 각종 사고조사에 널리 이용된다. 최근에는 디지털 카메라가 이용되기 때문에 이미지 조작에 따른 진정성(authenticity) 훼손위험이 있어 이미지 증강에 사용할 수 있는 방법이 제한적인데, 그 중 널리 활용되는 하나가 푸리에 변환 (Fourier transform)이다. 푸리에 변환은 이미지를 주파수 신호로 변환하는 것으로, 본 연구에서는 fast Fourier transform (FFT)을 사용하였다. 본 실험에서는 지문을 규칙적인 패턴을 가진 모눈종이나 또 다른 지문과 겹치게 한 뒤 FFT로 분리하였다. 그리고 원래의 지문과 분리한 지문의 품질을 각각 평가하고 비교하였으며, 두 지문이 같은 지문으로 판정될 수 있는지 검사하였다. 규칙적인 패턴을 가진 배경에 찍힌 지문이나 general pattern끼리 겹쳐진 지문을 분리한 경우 지문 융선이 증강되어 식별에 용이하였다. 하지만 core나 delta와 같이 복잡한 패턴끼리 겹쳐진 지문의 경우 원래의 지문보다 FFT로 분리하여 얻은 지문의 품질이 낮고 식별오류가 많았다. 지문 품질의 저하는 감정관의 신뢰성에 부정적 영향을 미칠 수 있다. 연구의 주요 논점은 지문감정 이외에도 디지털이미지 개선기술이 활용되는 여러 상황에서 참고할 수 있을 것이다.

• Journal of Information Processing Systems
• /
• 제8권1호
• /
• pp.85-100
• /
• 2012

The Hartley transform based feature extraction method is proposed for fingerprint matching. Hartley transform is applied on a smaller region that has been cropped around the core point. The performance of this proposed method is evaluated based on the standard database of Bologna University and the database of the FVC2002. We used the city block distance to compute the similarity between the test fingerprint and database fingerprint image. The results obtained are compared with the discrete wavelet transform (DWT) based method. The experimental results show that, the proposed method reduces the false acceptance rate (FAR) from 21.48% to 16.74 % based on the database of Bologna University and from 31.29% to 28.69% based on the FVC2002 database.