• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.333-336
• /
• 2001

This paper describes the design and implementation results of 40, 32, 24 and 16kbps ADPCM encoder and decoder circuit, based on the protocol CCITT G.726. We verified the ADPCM algorithm using C language and designed the RTL circuit with Verilog HDL. The circuit has been simulated by Verilog-XL, synthesized by Design Compiler and verified using Xilinx FPGA. Since the synthesized circuit includes a small number of gates, it is expected to be used as a core module in the digital voice and image processing SOC.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 학술발표대회 논문집 제17권 1호
• /
• pp.151-154
• /
• 1998

이중 전송율(5.3 과 6.3kbit/s)을 제공하는 G.723.1 음성 코더는 공중망을 통한 H.324 POTS 영상 회의 규격의 음성 코더로 채택된 것으로, MPMLQ, ACELP 알고리즘에 근거한다. 본 논문에서는 Annex A를 포함한 G.723.1 음성 코더 알고리즘을 C&S Technology에서 개발한 음성 신호 처리를 위한 범용 DSP인 CSD17C00 칩을 이용하여 실시간 응용이 가능하도록 구현하였다. G.723.1 에 대한 양방향 평가가 Codec loopback을 통해 수행되었으며, ITU에서 제공한 테스트 절차에 따라 평가되었다. 또한, 본 논문에서 구현된 G.723.1 음성 코더는 27MIPS의 계산 속도를 갖으며, 프로그램 ROM의 크기는 8.85K Words이고, 10K 데이터 ROM과 4K 데이터 RAM을 필요로 하고 있다. 경쟁 제품과의 MOS 측정 음질 평가를 실시한 결과, CSD17C00에서의 음질 성능이 더 우수함을 입증 함으로써, 본 논문에서 보여준 CSD17C00을 기반으로 구현된 G.723.1 알고리즘의 실시간 구현기술의 타당성을 검증하게 되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.811-814
• /
• 2000

It this paper a VLSI architecture of the Shape-Adaptive Discrete Cosine Transform (SA-DCT) is described, which can be employed dedicatedly for MPEG-4 video codec. Adopting a fast DCT algorithm, the number of multipliers can be reduced by half in comparison with a conventional algorithm. This SA-DCT core with a small additional amount of hardware can perform the SA-Inverse DCT (SA-IDCT) by sharing multipliers and a transportation memory. The proposed SA-DCT core is integrated with 40,000 gates by using 0.35$mu$m triple-metal CMOS technology, which operates at 20 Mhz, and hence enables the realtime codec of CIF ($352{\times}288$ pixels) pictures.

• 한국통신학회논문지
• /
• 제33권8C호
• /
• pp.575-582
• /
• 2008

본 논문에서는 ITU-T의 SG15에서 채택된 G.729.1 광대역 음성 코덱을 ARM926EJ-S(R) 프로세서 코어에 적용하기 위해 기본연산자 및 산술기능 함수를 포함한 G.729.1 코덱 프로그램 일부를 어셈블리어로 변환하여 실시간으로 동작하도록 구현한 절차 및 결과를 기술하였다. G.729.1은 $8{\sim}32kbps$의 가변 전송률을 갖는 ITU-T 표준 광대역 음성 코덱이며, 입력신호는 8kHz 또는 16 kHz로 샘플링 되어 샘플 당 16 비트로 양자화된 PCM 신호를 입력받는다. 이 코덱은 앞서 표준화된 G.729 및 0.729A와 상호 호환이 가능하며 음질 향상을 위해 기존의 협대역($300{\sim}3,400Hz$)에 비해 대역폭을 광대역($50{\sim}7,000Hz$)으로 확장한 버전이다. 실시간으로 구현된 G.729.1 광대역 음성 코덱은 32kbps에서 인코더와 디코더 부분이 각각 약 31.2 MCPS 및 22.8 MCPS의 복잡도를 가지며, 실제 임베디드 시스템에서의 실행 시간은 인코더와 디코더 평균 6.75ms와 4.76ms로 총 11.5ms가 걸렸다. 또한 이 코덱은 ITU-T에서 제공하는 모든 테스트 벡터에 대해 비트 단위로 정확하게 시험하여 통과하였으며, 실제 인터넷 전화기에 적용한 실시간 음성통화에서 정상적으로 동작하였다.

• 대한전자공학회논문지SP
• /
• 제47권5호
• /
• pp.62-73
• /
• 2010

본 논문은 ITU-T SG16 Q.10에서 표준화 진행 중인 G.711.1 및 G.722 슈퍼와이드밴드 확장 코덱의 후보 코덱 알고리즘에 대한 것으로, 제안된 후보 코덱은 기존 ITU-T 광대역 코덱 G.711.1 및 G.722와 비트스트림 호환성을 지원함과 동시에 슈퍼와이드밴드 확장 계층을 통해 50-14,000 Hz에 해당하는 슈퍼와이드밴드 신호를 부호화한다. 본 후보 코덱 알고리즘은 기존 광대역 코덱과 비트스트림 호환성을 위한 핵심 계층 부호화 알고리즘과 선형 예측 기반 정현파 코딩을 이용한 슈퍼와이드밴드 확장 알고리즘으로 이루어져 있다. 제안된 슈퍼와이드밴드 확장 코덱은 5 ms의 프레임에서 동작하며 핵심 코덱에 따라 64, 80, 96 및 112 kbit/s로 이루어진 네 개의 슈퍼와이드밴드 비트율을 제공한다. 각 비트율에 해당하는 비트스트림들은 내장형 구조를 가지고 있어 별도의 상호부호화 과정 없이 간단한 비트스트림 절단을 통해 핵심 코덱 비트스트림으로 변환할 수 있다. 제안된 코덱 알고리즘은 짧은 알고리즘 지연과 낮은 복잡도를 가지며, ITU-T에서 실시된 G.711.1/G.722 슈퍼와이드밴드 확장 코덱 자격 시험을 통과하였다.

• 방송공학회논문지
• /
• 제25권2호
• /
• pp.233-241
• /
• 2020

본 논문에서는 3DA 핵심 부호화기의 FD 처리부의 성능 향상을 위해 새로운 버퍼 제어 기법을 제안하였다. 제안한 버퍼 제어 기법은 3GPP의 심리음향 모델과 스펙트럼 공백 회피 기법을 포함한 율-왜곡 제어부를 채택하였다. 그런 다음, 활동성이 높은 프레임에 충실한 비트 할당이 이루어질 수 있도록 3GPP 버퍼 제어 방법을 수정하였다. 본 논문에서 제안한 버퍼 제어 방법의 성능은 MUSHRA 테스트를 통해 평가되었고, 그 결과 3DA RM9 및 3GPP AAC의 버퍼 제어 방법보다 우수한 성능을 보임을 입증한다.

• 정보와 통신
• /
• 제25권12호
• /
• pp.10-18
• /
• 2008

In this paper, we present a low-power design of H.264 codec based on dedicated hardware and software solution on EMP(ETRI Multi-core platform). The dedicated hardware scheme has reducing computation using motion estimation skip and reducing memory access for motion estimation. The design reduces data transfer load to 66% compared to conventional method. The gate count of H.264 encoder and the performance is about 455k and 43Mhz@30fps with D1(720x480) for H.264 encoder. The software solution is with ASIP(Application Specific Instruction Processor) that it is SIMD(Single Instruction Multiple Data), Dual Issue VLIW(Very Long Instruction Word) core, specified register file for SIMD, internal memory and data memory access for memory controller, 6 step pipeline, and 32 bits bus width. Performance and gate count is 400MHz@30fps with CIF(Common Intermediated format) and about 100k per core for H.264 decoder.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.77-78
• /
• 2008

With advent of 3G mobile communication services, video telephony becomes one of the major services. However, due to a narrow channel bandwidth, the current video telephony services have not yet reached a satisfied level. In this paper, we propose an ROI (Region-Of-Interest) based improvement of visual quality for video telephony services with the H.264|MPEG-4 Part 10 (AVC: Advanced Video Coding) codec. To this end, we propose a face detection and tracking method to define ROI for the AVC codec based video telephony. Experiment results show that our proposed ROI based method allowed for improved visual quality in both objective and subjective perspectives.

• ETRI Journal
• /
• 제25권6호
• /
• pp.489-502
• /
• 2003

This paper presents an MPEG-4 video codec, called MoVa, for video coding applications that adopts 3G-324M. We designed MoVa to be optimal by embedding a cost-effective ARM7TDMI core and partitioning it into hardwired blocks and firmware blocks to provide a reasonable tradeoff between computational requirements, power consumption, and programmability. Typical hardwired blocks are motion estimation and motion compensation, discrete cosine transform and quantization, and variable length coding and decoding, while intra refresh, rate control, error resilience, error concealment, etc. are implemented by software. MoVa has a pipeline structure and its operation is performed in four stages at encoding and in three stages at decoding. It meets the requirements of MPEG-4 SP@L2 and can perform either 30 frames/s (fps) of QCIF or SQCIF, or 7.5 fps (in codec mode) to 15 fps (in encode/decode mode) of CIF at a maximum clock rate of 27 MHz for 128 kbps or 144 kbps. MoVa can be applied to many video systems requiring a high bit rate and various video formats, such as videophone, videoconferencing, surveillance, news, and entertainment.

• 대한전자공학회논문지TC
• /
• 제42권11호
• /
• pp.13-20
• /
• 2005

현대의 디지털통신기기나, 오디오/비디오 전자기기엔 항상 비바이나리 에러정정복부호기가 사용되는데 그중 필수적으로 사용되는 Reed-Solomon 복부호화기기의 설계에 대해 기술했다. 2,3 symbol RS 복호기설계법을 설명 후, 새로운 RS 부호화기의 설계법을 제시한다. 각각의 복부호화기기의 동작여부를 예를들어 test해보고 잘 동작함을 확인했다.