• 한국콘텐츠학회논문지
• /
• 제7권12호
• /
• pp.322-332
• /
• 2007

프랙탈의 특성에 알맞은 변형 방법을 고려하였다. IFS 프랙탈에서 점의 위치 특성은 공간적 좌표뿐만 아니라 코드에 의해서도 표현된다. 코드는 프랙탈 내에서의 점의 주소로 볼 수 있는데, 코드값을 바꾸어 생기는 점의 이동에 프랙탈적 특성이 있으므로, 코드의 정보를 이용한 세 가지 변형 방법을 제안하였다. 즉, 한점의 이동에 사용될 벡터로서 1) 코드 변환을 통해 얻어지는 다른 점에서의 벡터장 값을 이용하는 방법과 2) 코드 정보를 활용하여 변위 벡터를 정하는 방법을 구현하여 본 결과, 연속적 변형의 특징과 프랙탈적 특징을 모두 갖는 변형을 얻을 수 있었다. 또한 3) 변형이 가해질 영역을 코드를 활용하여 제한함으로써, 고사리의 경우, 보다 자연물에 적합한 변형을 얻을 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.13-16
• /
• 1999

Many of the currently used PN code acquisition algorithms detect the phase of the incoming PN signal on the basis of ML estimation principle and utilize statistics grounded in taking inner products. As an extension of PN code acquisition algorithm using one auxiliary code introduced by Salih in 1996, we propose a more and optimal (hardware / time / space complexity wise) algorithm by using a vector space approach. We outline some important differences between our algorithm and that introduced by Salih and in the process point out some advantages of our algorithm.

• Computers and Concrete
• /
• 제2권5호
• /
• pp.345-366
• /
• 2005

This work presents an assessment of the computational performance of a vector-parallel implementation of probabilistic model for concrete cracking in 3D. This paper shows the continuing efforts towards code optimization as reported in earlier works Paz, et al. (2002a,b and 2003). The probabilistic crack approach is based on the direct Monte Carlo method. Cracking is accounted by means of 3D interface elements. This approach considers that all nonlinearities are restricted to interface elements modeling cracks. The heterogeneity governs the overall cracking behavior and related size effects on concrete fracture. Computational kernels in the implementation are the inexact Newton iterative driver to solve the non-linear problem and a preconditioned conjugate gradient (PCG) driver to solve linearized equations, using an element by element (EBE) strategy to compute matrix-vector products. In particular the paper analyzes code behavior using OpenMP directives in parallel vector processors (PVP), such as the CRAY SV1 and CRAY T94. The impact of the memory architecture on code performance, and also some strategies devised to circumvent this issue are addressed by numerical experiment.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.305-312
• /
• 2014

기존의 Verilog테스트벤치로 원전용 안정등급 제어기기와 같이 복잡하고 높은 신뢰도를 요구하는 모듈의 테스트는 수작업으로만 수행된 결과를 가지고 RTL단계의 검증을 마무리하기에는 현실적으로 많은 시간과 노력이 필요하다. UVM은 기존의 테스트벤치의 한계점을 보완하는 계층적 테스트벤치의 구조를 갖고 있어 DUT의 검증을 위한 테스트개선에 대해 테스트벤치의 수정을 간편하게 할 수 있다. 비록 구축과정이 다소 복잡하긴 하지만 테스트 벤치의 컴포넌트들인 driver나 sequence 등을 사용함으로 constraint random test를 가능하게 하여 test vector 작성을 편리하게 한다. 본 논문에서는 기존의 테스트벤치와 계층적 테스트벤치인 UVM테스트벤치를 사용하여 실제 시뮬레이션 하고 커버리지를 분석하여 코드커버리지를 간편하게 향상 할 수 있음을 보였다.

• Journal of Information Processing Systems
• /
• 제16권6호
• /
• pp.1359-1371
• /
• 2020

In transmitting and receiving such a large amount of data, reliable data communication is crucial for normal operation of a device and to prevent abnormal operations caused by errors. Therefore, in this paper, it is assumed that an error correction code (ECC) that can detect and correct errors by itself is used in an environment where massive data is sequentially received. Because an embedded system has limited resources, such as a low-performance processor or a small memory, it requires efficient operation of applications. In this paper, we propose using an accelerated ECC-decoding technique with a graphics processing unit (GPU) built into the embedded system when receiving a large amount of data. In the matrix-vector multiplication that forms the Hamming code used as a function of the ECC operation, the matrix is expressed in compressed sparse row (CSR) format, and a sparse matrix-vector product is used. The multiplication operation is performed in the kernel of the GPU, and we also accelerate the Hamming code computation so that the ECC operation can be performed in parallel. The proposed technique is implemented with CUDA on a GPU-embedded target board, NVIDIA Jetson TX2, and compared with execution time of the CPU.

• 한국정보처리학회논문지
• /
• 제5권5호
• /
• pp.1172-1184
• /
• 1998

명령어 재배치는 ILP(Instruction Level Parallelism) 프로세서의 병렬성을 활용하는 주요한 코드 최적화 기법이다. 명령어 재배치 알고리즘을 루프(loop)에 적용하면서 서로 다른 반복(iteration) 사이의 동시 수행 가능한 명령어들이 인접한 위치로 모여지는 소프트웨어 파이프라인(software pipeline)된 루프가 얻어진다. 그러나 루프로부터 병렬성을 추출하는 소프트웨어 파이프라인 방법은 주로 명령어사이의 자료 종속성에 근거하여 스케줄링을 수행하므로 그 자체에 무한한 병렬성을 가지고 있는 벡터 루프의 경우 그 병렬성을 충분히 드러내지 못한다는 문제점을 안고 있다. 본 논문에서는 이러한 벡터루프에 대해 프로그램의 목적 코드 레벨에서 행해질 수 있는 새로운 벡터 스케줄링 방법을 제안한다. 벡터 스케줄링 방법은 프로그램의 목적 코드 레벨에서 루프의 구조나 반복 조건, 그리고 자료 종속성 등에 대한 전체적인 정보에 기반하여 스케줄링을 수행함으로써 소프트웨어 파이프라인 방법보다 프로그램의 수행속도를 향상시킬 수 있다. 본 논문에서는 벡터 스케줄링을 수행한 결과를 전통적인 소프트웨어 파이프라인 방법에 대해 생산된 병렬 루프의 결과와 수행속도 측면에서 비교한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2287-2290
• /
• 2003

In this paper, an image vector quantization method is proposed not only to improve the compression ratio but also to reduce the computation cost. The proposed method could save the computation cost of codebook generation and encoding by using the modified LBG algorithm of Partial Search Partial Distortion (PSPD) in wavelet domain, by which the code book was constructed together with the partial codebook search, the partial code vector elements, and the interruption criterion. We have designed and implemented the vector quantizer to verify the improvement in reducing compression ratio in encoding processing and reducing the computation cost.

• 한국통신학회논문지
• /
• 제18권9호
• /
• pp.1348-1357
• /
• 1993

본 논문에서는 디지틀 셀룰라 시스템을 위한 효율적인 8 kbps 음성부호화기로서, Code-excited linear prediction (CELP) 구조에 Trellis Coded Vector Excitation을 이용한 trellis code-excited linear prediction (TCELP) 음성 부호화 방식을 제시하였다. TCELP 구조에 근거한 최적 코드북 설계를 위해 traing seguence-based 알고리즘과 부호화 지연을 줄이는 trellis 심볼 release 방식이 개발되었고, 제시된 TCELP 시스템과 부호화 복잡도가 분석되었다. 끝으로 8 kbps TCELP 부호화기의 성능이 SNR/SEGSNR과 비공식 청취시험을 통해 평가되었다.

• 한국통신학회논문지
• /
• 제29권12A호
• /
• pp.1333-1339
• /
• 2004

IS-95와 IMT-2000 시스템에서 사용되고 있는 여러 종류의 길쌈 부호기를 부호율 1/2, 구속장 3인 길쌈 부호기로 한정하여, neural network의 LVQ(Learning Vector Quantization)과 PVSL(Prototype Vector Selecting Logic)을 적용하여 비터비 복호기에서 사용되는 PM(Path Metric)과 BM(Branch Metric) 메모리 수와 산술$.$비교 연산량을 줄임으로써 시스템의 단순화와 순방향 복호를 가능하게 한다. 구속장의 확장성 여부와 관계없이 간단한 응용으로 기존의비터비 복호기에 적용할 수 있는 새로운 비터비 복호기의 구조와 적용 알고리즘을 제시하고, 제시된 비터비 복호기의 합리성을 VHDL 시뮬레이션으로 검증 후, 기존의 복호기와의 성능을 비교 분석한다.

• The Journal of the Acoustical Society of Korea
• /
• 제17권3E호
• /
• pp.53-57
• /
• 1998

Spectral information at a speech coder should be quantized with sufficient accuracy to keep perceptually transparent output speech. Spectral information at a low bit rate speech coder is usually transformed into corresponding line spectrum pair parameters and is often quantized with a vector quantization algorithm. As the vector quantization algorithm generally has high complexity in the optimal code vector searching routine, the complexity reduction in that routine is investigated using the ordering property of the line spectrum pair. When the proposed complexity reduction algorithm is applied to the well-known split vector quantization algorithm, the 46% complexity reduction is achieved in the distortion measure compu-tation.