• 한국음향학회지
• /
• 제19권1호
• /
• pp.84-88
• /
• 2000

본 논문에서는 저전압에서 동작하는 CMOS 아날로그 4상한 멀티플라이어를 설계하였다. 제안된 멀티플라이어는 2개의 완전 차동 트랜스컨덕터로 구성되고 공급 전압을 VT+2VDS,sat+VDS,triode로 낮게 유지할 수 있다. 설계된 아날로그 4상한 멀티플라이어는 1.2V 공급전압에서 0.25㎛ CMOS n-well 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였다. 시뮬레이션 결과 0.7VP-P 최대 입력에서 THD는 1.28%이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.1003-1006
• /
• 2012

본 논문은 CMOS 센서의 스캔 이미지 향상 위한 기법으로 흑백의 명암차를 이용한 이미지 보상 알고리즘과 시스템 설계에 관한 연구이다. 제안한 기법은 CMOS 센서의 각 화소에 대해 명암차를 구하고, 제한된 메모리 조건 하에서 쉐이딩 알고리즘을 적용한다. 제안 기법의 성능은 하드웨어를 설계하여 평가 한다. 실험 결과는 테스트 이미지의 에지 부분에서 채널별 밝기 차이가 개선되었고, 균등한 품질의 이미지 센싱이 가능하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권2호
• /
• pp.106-109
• /
• 2004

A high-density 3-transistor cell one-time programmable (OTP) ROM array using standard CMOS Gate-Oxide antifuse (AF) is proposed, fabricated, and characterized with $0.18{\mu}m$ CMOS process. The proposed non-volatile high-density OTP ROM is composed of an array of 3-T OTP cells with the 3-T consisting of an nMOS AF, a high voltage (HV) blocking transistor, and a cell access transistor, all compatible with standard CMOS technology.

• 대한전자공학회논문지
• /
• 제24권5호
• /
• pp.887-895
• /
• 1987

This paper deals with the CMOS PLA Generator using CHISEL language. The program which plots a CMOS PLA alphanumeric layout automatically according to desired input functions and output functions has been developed. The program consists of procedures. These procedure are drawing a stick diagram with input data, converting any design rule, plotting a physical layout at IBM PC-AT with CIF input data. Physical layout information of dynamic CMOS PLA is stored CIF form. The CMOS PLA Generator is written in CHISEL which is layout language VLSI design tools and run on a VAX11/750 running UNIX.

• 전자공학회논문지C
• /
• 제34C권12호
• /
• pp.37-42
• /
• 1997

A new temperature and supply-insensitive CMOS current reference circuit was designed and tested. Te temperature insensuitivity was achieved by eliminating the mobility dependence term through the multiplication of two current components, one which is proportional to mobility and the other which is inversely proportional to mobility, by using a newly designed CMOS square root circuit. The CMOS sqare root circuit was derived from its bipolar counterpart by operating the MOS transistors in the subthreshold region. The supply insensitivity was achieved by using an internal voltage generator. Te test chip was designed ans sent out for fabrication by using a 2.mu.m double-poly double-metal n-well CMOS technology. When an external voltage source was used for the square root circuit, the maximum variation and the average temperature sensitivity were measured to be 3% and 21.4ppm/.deg.C, respectively, for the temperature range of -15~130.deg.C. The maximum current variation with supply voltage was measured to be 3% within the commerical supply voltage range of 4.5~5.5V at 30.deg. C.

• 항공우주산업기술동향
• /
• 제5권1호
• /
• pp.56-64
• /
• 2007

최근들어 오래전부터 컴퓨터의 프로세서와 메모리를 만드는데 사용해 오던 CMOS 공정을 이용하여 이미지 센서를 생산하는 기술이 개발되어 저가격 다량생산과 저전력소모 등의 장점을 무기로 하여 핸드폰카메라와 일반 비디오카메라를 필두로 빠르게 CCD를 대체해나가고 있으며 인공위성의 대표적인 자세측정용 센서인 별센서, 태양센서, 지구센서와 지구관측 또는 우주관측을 위한 영상탑재체에도 빠른 신호처리와 우주환경에서의 높은 내구성으로 인하여 CMOS 이미지센서의 활용이 점차 확대되어 가고 있는 실정이다. 본 논문에서는 먼저 CCD와 CMOS APS 센서의 작동원리와 각각의 장단점을 비교, 분석하고 인공위성 자세결정용 센서인 별센서와 태양센서 및 영상탑재체를 중심으로 한 CMOS APS 센서의 응용사례를 조사, 분석한 결과를 제시하였다.

• Journal of information and communication convergence engineering
• /
• 제3권1호
• /
• pp.28-32
• /
• 2005

In this paper, we propose a novel test method to effectively detect hard and soft faults in CMOS 2-stage op-amps. The proposed method uses a very high frequency sinusoidal signal that exceeds unit gain bandwidth to maximize the fault effects. Since the proposed test method doesn't require any complex algorithms to generate the test pattern and uses only a single test pattern to detect all target faults, therefore test costs can be much reduced. The area overhead is also very small because the CUT is converted to a unit gain amplifier. Using HSPICE simulation, the results indicated a high degree of fault coverage for hard and soft faults in CMOS 2-stage op-amps. To verify this proposed method, we fabricated a CMOS op-amp that contained various short and open faults through the Hyundai 0.65-um 2-poly 2-metal CMOS process. Experimental results for the fabricated chip have shown that the proposed test method can effectively detect hard and soft faults in CMOS op-amps.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.11-12
• /
• 2005

2 차원 MEDICI 시뮬레이터를 이용하여 CMOS 회로의 전기적 특성을 조사하였다. CMOS 인버터 회로는 LDMOSFET를 이용하였는데, LDMOSFET에서 전류 및 스위칭 특성에 많은 영향을 주는 곳은 채널이라고 생각되는데, 채널에서의 불순물 농도 변화에 의한 CMOS 회로의 voltage transfer특성, low input voltage($V_{IL}$), high input voltage($V_{IH}$)등을 조사하였다. LDMOSFET에서 N 채널의 농도는 $V_{IL}$에, P 채널의 농도는 $V_{IH}$에 많은 영향을 주었다.

• 한국지능시스템학회논문지
• /
• 제16권5호
• /
• pp.627-634
• /
• 2006

CMOS 인버터 특성곡선의 기울기를 조절하는 방법과 y축으로 이동할 수 있는 방법을 제안하였다. 기울기의 변경과 y축으로 이동은 트랜지스터의 문턱 값을 조절하는 방법을 사용하였다. 그리고 특성곡선의 중심에서는 두 트랜지스터 모두 포화영역에 머물러 있음에 착안하여, 단극성 뉴런의 특성곡선을 만드는 방법을 제안하였다. 제안된 방법은 회로레벨의 시뮬레이션을 통해 검증하였으며, 회로레벨의 시뮬레이션은 OrCAD사의 PSpice(Professional Simulation Program with Integrated Circuit Emphasis)를 사용하였다.

• 한국컴퓨터정보학회논문지
• /
• 제5권3호
• /
• pp.76-83
• /
• 2000

CMOS기술의 발전에 의해 연속신호시스템은 상당한 발전을 가져왔다. 이 논문에서는 새로운 CMOS floating저항을 써서 저역통과필터를 설계하고 PSpice Simulation을 통하여 그 특성이 우수함을 입증하였다. 특히, CMOS로 구성되는 새로운 floating저항은 포화영역에서 동작하도록 구현하였다. 이 방법으로 설계된 저역통과필터는 SC필터보다 구조가 더 간단하므로 IC화 할 때 칩 면적을 감소시킬 수 있다.