• 제목/요약/키워드: clock synchronization

검색결과 230건 처리시간 0.023초

CPSO를 이용한 비동기 GPS 위성 수신기의 데이터 추출회로 개발 (Development of Data recovery circuit of noncoherent GPS receiver using CPSO)

  • 김성곤;정복교;이창호;정명덕;변건식
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.149-152
    • /
    • 1998
  • A synchronization is very important element not only wire communication but also wireless communication. A synchronous oscillator(SO) is a network which synchronizes, tracks, filter, amplifies and divides (if necessary) in a single process. The coherent phase synchronous oscillator(CPSO) is created by adding two external loops to the SO. The CPSO ratains all virtues of a SO while providing coherency throughout the tracking range. This paper has applied a clock recovery of GPS signal using CPSO.

  • PDF

오픈소스 기반의 실시간 EtherCAT 제어 시스템의 구현 (Implementation of Real-time EtherCAT Control System based on Open Source)

  • 경윤진;최동일
    • 로봇학회논문지
    • /
    • 제18권3호
    • /
    • pp.281-284
    • /
    • 2023
  • Real-time control communication network system is important for developing defense robots because it affects environmental interaction, performance, and safety. We propose a real-time control communication network using the Xenomai real-time operating system and the open-source EtherCAT master library, SOEM. EtherCAT is an Ethernet-based industrial communication method. It has low latency and many functions such as cable redundancy and distributed clock synchronization. We use Xenomai RTOS and Intel NUC to develop the system. Experimental tests demonstrate the Real-time EtherCAT master implementation, and communication with CiA301-based slave devices. The jitter measurement was conducted to validate the real-time performance of the system. The proposed system shows possibility for real-time robotics applications in various defense robots.

동기화된 데이터방송을 위한 근사적인 NPT 재구성 기법 (An Approximate Reconstruction of NPT for Synchronized Data Broadcasting)

  • 정문열;김용한;백두원
    • 방송공학회논문지
    • /
    • 제9권1호
    • /
    • pp.83-90
    • /
    • 2004
  • DVB-MHP에서는 NPT(normal play time)를 스트림 이벤트의 시각으로 쓰기를 권하고 있다. NPT는 특정 이벤트(프로그램) 내부의 국지시간이다. 현재 상용으로 나와 있는 전송 스트림(TS) 생성기와 TV 미들웨어는 아직 NPT를 지원하지 못하고 있다. 특히 전송 스트림 생성기가 셋톱박스에서 NPT를 재구성하는데 필요한 NPT참조서술자를 생성하지 않고 있다. 이로 인해 PP가 연동형 애플리케이션(Xlet)의 아이디어를 실험하는 것이 불가능하다. 이에 우리는 TS에 NPT 참조서술자를 삽입하는 스트림 생성기와 NPT를 근사적으로 재구성하는 MyGetNPT API를 구현하였는데, 본 논문은 그 방법을 기술한다 NPT 재구성 API를 구현하기 위해서는 STC(system time clock) 값을 알 필요가 있으나, Xlet에서는 STC를 읽을 수 없다. 따라서 본 연구에서는 TS를 통해 전송되는 PCR (program clock reference) 과 Java 시스템 타임을 이용하여 STC를 근사적으로 계산하는 방법을 제안한다. 이 방법에서 전송 스트림 생성기는 이미 존재하는 TS로부터 PCR 들을 추출한 후, 이를 TS의 null 패킷에 Xlet에서 읽을 수 있는 MPEG 섹션의 형태로 삽입한다. 이때, PCR이 TS 내의 원래 위치에서 이동하여 다른 위치에 삽입되므로, PCR 값은 TS내의 원래 위치와 새로운 위치간의 시간 차이를 고려하여 수정한다. 구현한 TS 생성기와 MyGetNPT API를 이용하여 그래픽 이미지의 디스플레이가 목적인 스트림 이벤트를 가진 연동형 애플리케이션을 구현하여 실험을 하였다. 그 결과 그래픽 이미지들이 원래 의도된 시점으로부터 240ms 이내에 비디오와 동기화 되는 것을 확인하였다. 이 시간은 기존의 연구에서 발견된 그래픽 이미지와 비디오간의 동기화 오차 허용한계이다.

UWB MAC의 Time Slot 동기를 통한 시스템 성능 개선 (System Performance Improvement of IEEE 802.15.3a By Using Time Slot Synchronization In MAC Layer)

  • 오대건;정정화
    • 대한전자공학회논문지TC
    • /
    • 제43권3호
    • /
    • pp.84-94
    • /
    • 2006
  • 본 논문은 UWB (Ultra Wide Band) 시스템의 성능 개선을 위해서 Superframe 주기를 이용한 MAC(Medium Access Control) 계층 time slot 동기 알고리즘을 제안한다. Multi-band ORM Alliance (MBOA) 에서 제안한 UWB시스템에서는 Time Slot의 동기를 위해서 Medium Access Slot (MAS) 와 MAS사이의 guard time에 단말기들 간의 MAC 계층 주파수 오프셋으로 야기될 수 있는 시간 오차의 최대값인 MaxDrift를 더해주게 된다. MaxDrift를 더한 만큼 MAS에서 데이터를 전송할 수 있는 시간이 줄어들게 되므로 각각의 MAS에 MaxDrift를 더해주는 방식은 전체 시스템 성능의 저하를 가져오게 된다. 본 논문에서는 시스템의 성능을 높이고자 time slot동기를 guard time을 증가시키는 방식이 아닌, Superframe주기로 전송되는 연속된 Beacon Frame을 수신하여 주파수 오프셋 값을 estimation하여 보정해주는 방법을 제안한다. Piconet을 초기화시킨 Device는 내부 clock을 이용해서 Superframe주기로 Beacon을 전송을 하므로, Piconet에 접속하려는 단말기들은 연속된 Beacon을 수신하여 Piconet을 생성한 단말기의 MAC계층과 수신한 단말기와의 MAC계층 주파수 오프셋을 구할 수 있다. 각각의 수신 단말기에서 측정한 상대적 주파수 오프셋 값을 내부적으로 estimation한 각각의 MAS의 position에 가감시켜 Piconet을 생성한 단말기에서 estimation한 MAS position에 동기를 맞출 수 있다. 제안된 알고리즘을 통해서 단말기들 간의 최대 주파수 오프셋 값과 관계없이 MaxDrift로 인해서 낭비되는 시간을 각 MAS당 1clock 이내로 줄일 수 있다. 제안된 알고리즘을 하드웨어로 합성한 결과 390개의 Logic Cell이 소모되었으며, 시뮬레이션 결과 최대주파수 오프셋이 20ppm, 40ppm, 80ppm일 때 MAS당 오차범위가 main clock의 1clock이내였으며 기존의 방법에 비해서 각각 1%, 2%, 4%의 throughput이 향상되었다.

HDLC 프로토콜에서 운용되는 동기식 스트림 암호 통신에 적합한 적응 난수열 재동기 기법 (An adaptive resynchronization technique for stream cipher system in HDLC protocol)

  • 윤장홍;황찬식
    • 한국통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.1916-1932
    • /
    • 1997
  • 절대 클럭 동기를 요구하는 동기식 스트림 암호 통신 시스템에 사이클 슬립 현상이 발생하면 암, 복호기간에 난수 동기가 이탈된다. 난수 동기 이탈 현상이 발생하면 통신을 할 수 없을 뿐 아니라 수신 시스템을 오작동 시킬 수 있다. 이러한 위험성을 줄이기 위하여 암호문에 동기 패턴과 세션 키를 주기적으로 삽입하여 재동기를 이루는 연속 재동기 방법을 흔히 사용한다. 연속 재동기 방식을 사용하면 비교적 안정된 암호 통신을 할 수 있으나 몇가지 문제점을 갖고 있다. 본 논문에서는 OSI 7계층중 링크 계층의 프로토콜로 HDLC 방식을 사용하는 통신 체계에서 운용되는 동기식 스트림 암호 통신 시스템에 적합하고 연속 재동기 방식의 문제점들을 해결할 수 있는 적응 재동기 방식을 제안하였다. 제안된 적응 재동기 방식에서는 HDMC 프레임의 주소 체계 특성을 이용하여 난수 동기 이탈이 발생한 경우에만 재동기를 이루는 방법을 사용하였다. 즉, 각 단위 측정 시간 동안의 HDLC 프레임의 주소 영역 수신률을 측정하여 이것이 역치보다 적은 경우에만 난수 동기 이탈이 발생한 것으로 판단하여 재동기를 이루는 방법을 사용하였다. 적응 재동기 방식은 연속 재동기 방식보다 효율적이며 주기적으로 동기 패턴과 세션 키를 전송하는 것에 따른 문제점을 해결하였다. 제안된 알고리즘을 HDLC 프로토콜을 사용하는 패킷 암호 통신에서 운용되는 동기식 스트림 암호 통신 시스템에 적용하여 시험한 결과, 연속 재동기에 비해 오 복호율 R_e 오 복호된 데이터 비트수 D_e에서 훨씬 향상된 성능을 나타내는 것을 확인하였다.

  • PDF

Loran 신호 이용 통신망 동기를 위한 타이밍 신호 보상 방안 (A Compensation Method of Timing Signals for Communications Networks Synchronization by using Loran Signals)

  • 이영규;이창복;양성훈;이종구;공현동
    • 한국통신학회논문지
    • /
    • 제34권11A호
    • /
    • pp.882-890
    • /
    • 2009
  • 본 논문에서는 Loran 신호를 이용하여 원거리통신망 및 전력 분배망과 같은 국가 기반 산업에 대한 망동기를 이루고자 할 때에 Loran 수신기에서 수신한 신호에 대한 위상 동기를 잃어 버렸을 때 이를 보상하기 위한 방안에 대해서 논한다. Loran 수신기에서 위상 동기를 잃었을 때에는 수신기 내에 있는 오실레이터가 자유구동을 하게되고, 따라서 이를 기준으로 출력되는 타이밍 동기신호의 성능이 크게 떨어지게 되며, 이때에 ITU G.811 표준에서 요구하는 PRC에 대한 1 us 이하의 요구 성능을 만족시킬 수 없게 된다. 따라서 본 논문에서는 Loran 수신기가 위상 동기를 잃었을 때 이를 보상하기 위해 보상 알고리즘을 사용하여 위상 점프를 보상하는 방법에 대해 제안했으며, 이에 대해 실측한 데이터에 대한 MTIE 성능을 분석하였다. 성능 분석 결과 제안된 방법을 사용하면 1시간 간격으로 동기를 잃었을 경우에 30 분 평균 이하의 스무딩 값을 사용할 경우 대략 0.6 us 이하의 MTIE 값을 보여서 산업체 표준에서 요구하는 1 us 이내의 PRC 성능을 충분히 만족시킬 수 있음을 확인하였다.

트리거를 이용한 비동기 데이터의 동기화 처리 알고리즘 연구 (A synchronized processing algorithm of asynchronous data with trigger)

  • 박성진;유지상
    • 한국통신학회논문지
    • /
    • 제28권12A호
    • /
    • pp.1002-1008
    • /
    • 2003
  • 지상파 데이터 방송은 실제 구현이나 설계의 관점에서는 많은 분야가 시작 단계에 불과하다고 볼 수 있고, 그나마 연구되어온 것은 비동기 데이터에 대한 서비스위주로 기술이 개발되어왔다. 본 논문에서는 지상파 데이터 단말에서 좀 더 다양한 데이터 방송 서비스 컨텐츠의 처리가 가능하도록 하기 위하여 트리거 정보를 이용한 비동기 데이터의 동기화 처리알고리즘을 제안하고 있다. 트리거 데이터가 DSM-CC section에 캡슐화 되어, MPEG-2 TS를 통해 수신되면, PC형 셉톱박스를 통해 데이터가 분리된다. 분리된 비동기 데이터와 트리거 데이터는 제안된 알고리즘을 통해 저장되고, STC(system time clock)와 PTS(presentation time stamp)가 일치할 때, 이미 수신되어 저장된 비동기 데이터를 DAU(data access unit) 단위로 화면에 오버레이 하여 재생하여 준다. 본 알고리즘을 검증하기 위해 컨텐츠는 XML(extensible markup language)로 저작되었으며, DA(declarative application) 브라우저를 이용하였다.

사물인터넷에서 시각 정보 관리 체계 (A Framework for Time Awareness System in the Internet of Things)

  • 황소영
    • 한국정보통신학회논문지
    • /
    • 제20권6호
    • /
    • pp.1069-1073
    • /
    • 2016
  • 사물인터넷 (Internet of Things: IoT)은 기존의 유선통신을 기반으로 한 인터넷이나 모바일 인터넷보다 진화된 단계로 인터넷에 연결된 기기가 사람의 개입 없이 상호간에 알아서 정보를 주고받아 처리한다. 이를 구현하기 위한 기술 요소로는 유형의 사물과 주위 환경으로부터 정보를 얻는 센싱 기술, 사물이 인터넷에 연결되도록 지원하는 유무선 통신 및 네트워크 인프라 기술, 각종 서비스 분야와 형태에 적합하게 정보를 가공하고 처리하거나 기술을 융합하는 서비스 인터페이스 기술이 핵심이며 이러한 기술을 실현하는데 있어 시각 정보 및 시각 동기 기술은 필수적이라 할 수 있다. 본 논문에서는 컴퓨터 시스템과 기존 인터넷에서 시각 유지 기법을 분석하고 사물인터넷에서 시각 정보 관리에 필요한 요소 기술과 시각 관리 체계를 제시한다.

CATV 하향 스트림 적용 시스템에서 동기 검출 방안 및 FPGA 설계 (FPGA Design and Sync-Word Detection of CATV Down-Link Stream Transmission System)

  • 정지원
    • 한국정보전자통신기술학회논문지
    • /
    • 제4권4호
    • /
    • pp.286-294
    • /
    • 2011
  • 본 논문은 ITU-T 권고안 J-38 부록 B에 명시된 전송방식의 분석 및 시뮬레이션을 토대로 성능을 분석 하였으며 FPGA 구현시 야기되는 문제점을 나타내고, 해결방안을 제시하였다. 구현상의 문제점으로는 크게 두가지로 분류되는데, 첫째로 다양한 부호화 방식과 변조방식 그리고 심볼 단위 및 비트 단위의 처리로 인해 많은 클럭수를 요구하는데 본 논문에서는 read/write 메모리를 이용하여 필요한 클럭수를 줄였다. 둘째로는 펑쳐링 부호화된 TCM 복호기에 펑처링 패턴에 정확한 동기를 얻지 못하면 프레임 동기 심볼인 UW(Unique sync-Word)를 획득하지 못한다. 따라서 본 논문에서는 펑처링 패턴과 UW 심볼의 동기를 맞추는 알고리즘을 제시하였다. 이러한 알고리즘 분석 및 구현상의 문제점 해결을 토대로 본 논문에서는 ITU-T J38 annex B의 하향 스트림 채널 부호화 시스템을 VHDL 언어를 사용하여 FPGA 칩에 직접 구현하였다.

Obstacle Avoidance Algorithm for a Network-based Autonomous Mobile Robot

  • Sohn, Sook-Yung;Kim, Hong-Ryeol;Kim, Dae-Won;Kim, Hong-Seok;Lee, Ho-Gil
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2004년도 ICCAS
    • /
    • pp.831-833
    • /
    • 2004
  • In this paper, an obstacle avoidance algorithm is proposed for a network-based robot considering network delay by distribution. The proposed algorithm is based on the VFH(Vector Field Histogram) algorithm, and for the network-based robot system, in which it is assumed robot localization information is transmitted through network communication. In this paper, target vector for the VFH algorithm is estimated through the robot localization information and the measurement of its delay by distribution. The delay measurement is performed by time-stamp method. To synchronize all local clocks of the nodes distributed on the network, a global clock synchronization method is adopted. With the delay measurement, the robot localization estimation is performed by calculating the kinematics of the robot. The validation of the proposed algorithm is performed through the performance comparison of the obstacle avoidance between the proposed algorithm and the existing VFH algorithm on the network-based autonomous mobile robot.

  • PDF