• 제목/요약/키워드: clock recovery circuit

검색결과 85건 처리시간 0.018초

2세대 AiPi+ 용 DLL 기반 저전력 클록-데이터 복원 회로의 설계 (A Design of DLL-based Low-Power CDR for 2nd-Generation AiPi+ Application)

  • 박준성;박형구;김성근;부영건;이강윤
    • 대한전자공학회논문지SD
    • /
    • 제48권4호
    • /
    • pp.39-50
    • /
    • 2011
  • 본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

An Adaptive-Bandwidth Referenceless CDR with Small-area Coarse and Fine Frequency Detectors

  • Kwon, Hye-Jung;Lim, Ji-Hoon;Kim, Byungsub;Sim, Jae-Yoon;Park, Hong-June
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권3호
    • /
    • pp.404-416
    • /
    • 2015
  • Small-area, low-power coarse and fine frequency detectors (FDs) are proposed for an adaptive bandwidth referenceless CDR with a wide range of input data rate. The coarse FD implemented with two flip-flops eliminates harmonic locking as long as the initial frequency of the CDR is lower than the target frequency. The fine FD samples the incoming input data by using half-rate four phase clocks, while the conventional rotational FD samples the full-rate clock signal by the incoming input data. The fine FD uses only a half number of flip-flops compared to the rotational FD by sharing the sampling and retiming circuitry with PLL. The proposed CDR chip in a 65-nm CMOS process satisfies the jitter tolerance specifications of both USB 3.0 and USB 3.1. The proposed CDR works in the range of input data rate; 2 Gb/s ~ 8 Gb/s at 1.2 V, 4 Gb/s ~ 11 Gb/s at 1.5 V. It consumes 26 mW at 5 Gb/s and 1.2 V, and 41 mW at 10 Gb/s and 1.5 V. The measured phase noise was -97.76 dBc/Hz at the 1 MHz frequency offset from the center frequency of 2.5 GHz. The measured rms jitter was 5.0 ps at 5 Gb/s and 4.5 ps at 10 Gb/s.

IMT-2000 광대역 CDMA의 동기추적 및 데이터 복조 회로구현 (Design of a tracking and demodulation circuit for wideband DDMA in IMT-2000)

  • 권형철;오현서;이재호;조경록
    • 한국통신학회논문지
    • /
    • 제24권6A호
    • /
    • pp.871-880
    • /
    • 1999
  • 본 논문은 광대역 CDMA 방식의 IMT-2000 단말기용 이동국의 PN 코드 위상 동기를 위한 추적기와 데이터를 복원하는 복조기회로 설계 및 구현에 대해서 기술한다. 먼저 동기 추적을 위한 회로는 넌코히어런트 방식을 사용하여 설계하였으며 동기 추적 과정에서 발생되는 클럭이 1/8 PN 칩의 해상도를 갖도록 설계하였다. 복조기 부분은 코히어런트 방식을 사용하여 설계하였으며 타임 트래킹 동작에 의해서 발생되는 클럭으로 생성된 PN 코드와 수신신호를 역확산하여 원래의 데이터를 복원하도록 설계하였다. 32.786 MHz의 구동 클럭과 4.096 MHz의 칩율을 사용하였으며 FPGA로 구현하였다. 또한 설계된 복조기는 32Kbps 음성 및 신호 채널에서 정상 동작함을 확인하였다. 성능 검증을 위하여 AWGN(Additive White Gaussian Noise) 7dB로 시뮬레이션하여 데이터 복원이 이루어 졌으며 무선 가입자망(WLL:wireless local loop)과 IMP-2000 변복조기 설계에 적용할 수 있음을 알 수 있었다.

  • PDF

Radix-4 Booth Recoding과 RB 연산을 이용한 새로운 복소수 승산 알고리듬 및 10-bit CMAC코어 설계 (A New Complex-Number Multiplication Algorithm using Radix-4 Booth Recoding and RB Arithmetic, and a 10-bit CMAC Core Design)

  • 김호하;신경욱
    • 전자공학회논문지C
    • /
    • 제35C권9호
    • /
    • pp.11-20
    • /
    • 1998
  • 고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

  • PDF

SONET 통신 시스템을 위한 $8{\sim}10.9$ GHz 저 위상 잡음과 넓은 튜닝 범위를 갖는 새로운 구조의 LC VCO 설계 ([ $8{\sim}10.9$ ]-GHz-Band New LC Oscillator with Low Phase-Noise and Wide Tuning Range for SONET communication)

  • 김성훈;조효문;조상복
    • 대한전자공학회논문지SD
    • /
    • 제45권1호
    • /
    • pp.50-55
    • /
    • 2008
  • 본 논문에서는 $0.35-{\mu}m$ CMOS 공정을 이용 $8{\sim}10.9$ GHz 밴드를 갖는 새로운 구조의 LC VCO를 설계 제안하였다. 이 회로 구성은 LC 탱크 기반의 전형적인 NMOS, PMOS cross-coupled 쌍을 병렬로 구성한 새로운 구조로 상보적인 NMOS와 PMOS 꼬리 전류와 같은 MOS cross-coupled쌍과 출력 버퍼로 구성하였다. 본 논문에서 제시한 구조로 설계된 LC VCO는 8GHz에서 10.9GHz까지로 29%의 증가된 튜닝 범위와 6.48mV의 낮은 전력소모를 가지는 것을 확인하였고 이의 core size는 $270{\mu}m{\times}340{\mu}m$, 시뮬레이션을 통한 VCO의 위상잡음은 1MHz와 10MHz offset에서 각각 -117dBc/Hz와 -137dBc/Hz이다. FOM은 10GHz의 중심 주파수으로 부터 1MHz offset에서 -189dBc/Hz를 가진다. 제안한 설계방법은 10Gb/s급의 클럭과 데이터 복원회로 그리고 SONET 통신응용에 매우 유용하다.