• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제7권9호
• /
• pp.2154-2172
• /
• 2013

A centralized cognitive radio (CR) network is proposed and its system capacity is studied. The CR network is designed with power control and multi-user scheduling schemes to support best-effort traffics under peak interference power constraints. We provide an analytical framework to quantify its system capacity, taking into account various key factors such as interference constraints, density of primary users, cell radius, the number of CR users, and propagations effects. Furthermore, closed-form formulas are derived for its capacities when only path loss is considered in the channel model. Semi-analytical expressions for the capacities are also given when more realistic channel models that include path loss, shadowing, and small-scale fading are used. The accuracy of the proposed analytical framework is validated by Monte Carlo simulations. Illustrated with a practical example, the provided analytical framework is shown to be useful for the strategic planning of centralized CR networks.

• 한국통신학회논문지
• /
• 제33권6C호
• /
• pp.423-428
• /
• 2008

본 논문은 다중 사용자 다이버시티를 운용하는 무선 네트워크에서 협동 다이버시티를 사용할 경우, 하향링크 채널에서 다중사용자 다이버시티와 협동 다이버시티 사이의 상호작용을 분석한다. 협동 다이버시티 링크의 수신 신호 대 잡음비 분포를 감마 분포로 근사한 후, 다수의 협동 다이버시티 링크들이 fair-access 스케줄링 되는 단일 셀에서의 평균 용량을 해석적으로 구한다. 제안하는 해석방법을 시뮬레이션 결과와 비교하여 검증하였으며, 각 링크에서 수신 신호 대 잡음비의 변동을 줄여주는 협동 다이버시티가 다수 링크들의 수신 신호 대 잡음비의 변동성을 이용하는 다중 사용자 다이버시티의 성능을 저하시킴을 용량 분석을 통하여 보여준다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.1907-1914
• /
• 1998

본 논문은 측정에 근거한 연결 수락 제어에서 입력 트래픽에 따라 측정 반영 비율을 적응적으로 변화시키는 방식을 제안한다. 측정 반영 비율은 다음 갱신 기간에서 발생될 셀의 확률분포를 추정하는데 사용되는 파라미터이며 추정치와 측정치의 오차를 줄여 줄 수있다. 만약 측정 반영 비율이 고정적인 값이라면 다양한 서비스 품질을 요구하는 트래픽에 적용하기가 어렵다. 그러므로 본 논문에서는 추정치와 측정치의 차의 비율로 측정 반영 비율을 변화시켜서 추정 오차를 줄여주었다. 또한, 다양한 특성을 가진 트래픽이 다중화된 경우 각 트래픽 클래스체 대해서 개별 버퍼를 두어 다음 갱신 기간에서의 등가 대역을 적응적으로 추정하였다. 트래픽 클래스별 추정 등가 대역비에 따라 서비스를 수행하여 링크 효율을 높일 수 있었다.

• 한국통신학회논문지
• /
• 제26권12C호
• /
• pp.181-189
• /
• 2001

본 논문에서는 ATM 망의 트래픽 제어 기능 중의 하나인 감시 알고리즘을 제안하고 칩(chip)을 설계하였으며, VHDL을 사용하여 구현하였다. 제안한 알고리즘은 우선순위가 높은 셀의 손실을 최소로 하고, 트래픽의 다중화 및 역다중화 과정에서 발생되는 트래픽의 군집성을 해소할 수 있다는 장점을 갖고 있다. 구현한 칩은 입력 모듈과 UPC 모듈, 출력 모듈의 3부분으로 이루어지며, 편의상, UPC 모듈에서는 메모리 제어시 메모리 어드레스 즉, 커넥션 테이블의 index를 VCI(Virtual Channel Identifier)와 동일하게 할당하였다. 또한 UPC 모듈의 VSA(Virtual Scheduling Algorithm)블럭에서 셀의 도착시간을 계수하는 카운터가 랩-어라운드(wrap-around)할 때 생기는 VSA의 오류를 보정해 줄 수 있는 방법을 제안하였다.

• 한국정보통신학회논문지
• /
• 제18권10호
• /
• pp.2382-2388
• /
• 2014

인도어 무선 통신 시스템에서 무선 네트워크의 신뢰성 보장을 위하여, 갑작스런 네트워크 결함 문제의 발생을 신속하게 해결해야 한다. 본 논문에서는, 사용자들에게 끊김없는 연결성 제공을 위하여 적응적 자원관리 (ARM: Adaptive Resource Management) 기법을 제안한다. 시스템 용량 및 사용자 공평성을 동시에 고려하여, ARM 기법에서는 적응적으로 힐링 서브채널 세트를 결정하고, non-convex 최적화 문제를 기반으로 서브채널과 파워를 반복적으로 할당한다. 시뮬레이션을 통하여 평균 셀 용량과 사용자 공평성 관점에서 제안하는 기법의 우수성을 증명한다.

• 한국정보과학회논문지:정보통신
• /
• 제27권3호
• /
• pp.331-338
• /
• 2000

온라인 화상회의, VOD 등의 멀티캐스트(multicast)특성을 갖는 서비스를 효율적으로 제공하기 위해서는 스위치 수준에서의 멀티캐스트 트래픽 처리를 위한 연구가 필요하다. ATM 스위치 증 입력 버퍼형은 하드웨어 구현 복잡도가 낮아 고속의 트래픽 처리와 대용량 스위치 구현에 적합한 반면, 높은 성능을 가지기 위해서는 임의접근(random access) 입력버퍼와 좋은 셀 스케쥴링 알고리즘이 필요하다. 본 논문에서는 입혁버퍼형 ATM 스위치에서의 멀티캐스트 셀 스케쥴링 알고리즘인 무충동 시간예약(CFTR)기법을 제안한다. CFTR 기법은 입력버퍼의 셀의 전송시점을 충돌이 없도록 예약함으로써 높은 처리율을 가질 수 있도록 하며, 이를 위해 입력단, 출력단 스케쥴러에 예약 테이블을 둔다. CFTR 기법은 각 출력 단 스케쥴러에서의 예약과정이 간단하고 독립적, 병렬적 수행이 가능하므로 고속 트래픽 처리에 적합하다. CFTR 기법의 성능평가를 위해 시뮬레이션을 통해 기존의 셀 스케쥴링 방식과 비교하며, 약간의 하드웨어 추가로 매우 좋은 성능을 보임을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.63-72
• /
• 2012

본 연구에서는 Quad FHD의 고해상도 동영상을 실시간 처리하는 고성능 H.264/AVC 디블로킹필터를 설계하였다. 연산처리 성능을 향상시키기 위해 라인에지필터 16개를 4개의 블록에지필터로 병렬 설계하였으며, 내부버퍼 크기와 연산 사이클을 줄이기 위해 H.264/AVC 디블로킹 필터 순서를 4단 병렬 지그재그 스캔 순서로 스케줄링하였다. 그리고 블록에지필터 연산 간 1사이클의 지연시간을 두어 데이터 충돌을 방지하고, 블록에지필터 간 내부버퍼를 인터리빙 버퍼로 구현하여 내부버퍼 크기를 줄였다. 0.18um 공정에서 시뮬레이션한 결과, 최대 동작주파수가 90MHz이며, 게이트 수는 140.16 Kgates이다. 제안하는 H.264/AVC 디블로킹필터는 동작주파수 90MHz에서 Quad FHD급 동영상($3840{\times}2160$)을 초당 113.17프레임으로 실시간 처리가 가능한 결과이다.

• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.157-165
• /
• 2013

본 논문에서는 리프팅 기반 일차원 (9,7) 이산 웨이블렛 변환(Discrete Wavelet Transform, DWT) 필터에 대한 효율적인 디지트 시리얼 VLSI 구조를 제안하였다. 제안한 구조는 연산을 디지트 단위로 처리하여 하드웨어 자원 소모량을 줄이고 승산기를 단순한 쉬프트와 덧셈 연산으로 대체하여 하드웨어를 최소화하였다. 적절한 데이터 비트할당을 위하여 PSNR을 분석하였고 이에 따라 입 출력 및 내부 데이터에 대한 비트를 정하였다. recursive folding 방식의 스케줄링을 적용할 때에 피드백에 의한 데이터 레이턴시로 인한 성능저하가 되지 않도록 설계하였다. 제안된 구조는 디지트 시리얼 구조를 통해 적은 하드웨어 자원을 사용하면서 100% 하드웨어 효율을 유지할 수 있도록 설계함으로써 하드웨어 비용과 성능을 동시에 고려하였다. 제안된 구조는 VerilogHDL로 모델링 하여 검증하였고 Synopsys사의 Design Compiler로 동부하이텍 0.18um 표준 셀 라이브러리를 사용하여 합성하였으며 2 input NAND 게이트 기준 3,770개의 게이트 수와 최대 동작주파수 330MHz의 결과를 얻었다.

• 한국건설관리학회논문집
• /
• 제12권6호
• /
• pp.31-41
• /
• 2011

최근 공공공사에서 공기지연은 지속적으로 발생하고 있으나 책임 미 이행으로 인하여 당사자의 손해 발생은 물론 클레임 및 분쟁으로 비화될 가능성이 점차 커지고 있다. 이는 현행 공정관리가 책임구분이 불가능한 문제점을 내포하고 있어 공기지연이 반복적으로 발생되며, 당사자의 책임이행도 불가능하게 만들고 있기 때문이다. 따라서 공기지연의 반복적 발생을 예방하고 공기지연에 대한 당사자의 능동적 책임이행을 위하여 책임구분이 가능한 공기지연관리 방안의 마련이 매우 필요한 실정이다. 이러한 관점에서 본 연구는 건설현장에서 쉽게 활용할 수 있는 지연사유에 대한 사전적 관리 개념을 도입한 공기지연 사유 관리 모델을 제시하였다. 제시한 모델은 첫째, Cell 개념의 사유 세분화 및 계층화를 통한 사유의 근본 원인을 파악하기 용이하게 하였으며, 둘째, 발주자, 시공자, 제3자로 업무 수행 절차를 구분함으로써 지연사유를 명확하게 구분할 수 있게 하였다. 셋째, Matching 시스템을 통한 사유, 일수 및 해당근거를 연계함으로써 클레임에 대한 명확성을 제시할 수 있도록 하였다.