• 대한전자공학회논문지TC
• /
• 제43권10호
• /
• pp.90-97
• /
• 2006

본 논문에서는 cascode 구조에 shunt peaking 기술을 접목시킨 밀리미터파 광대역 amplifier를 설계 및 제작하였다. 밀리미터파 광대역 cascode amplifier의 설계 및 제작을 위해서 $0.1{\mu}m\;{\Gamma}-gate$ GaAs PHEMT와 CPW 및 passive library를 개발하였다. 제작된 PHEMT는 최대 전달 컨덕턴스는 346.3 mS/mm, 전류이득 차단 주파수 ($f_T$)는 113 GHz, 그리고 최대공진 주파수($f_{max}$)는 180 GHz의 특성을 갖고 있다. 설계된 cascode amplifier는 회로의 발진을 막기 위해서 저항과 캐패시터를 common-rate 소자의 드레인에 병렬로 연결하였다. 대역폭의 확장 및 gain의 평탄화를 위해 바이어스 단들에 short stub 및 common-source 소자와 common-gate 소자 사이에 보상 전송선로를 삽입하고 최적화하였으며, 입출력 단은 광대역 특성을 갖는 정합회로로 설계하였다. 제작된 cascode amplifier의 측정결과, cascode 구조에 shunt peaking 기술을 접목시킴으로써 대역폭을 확장 및 gain을 평탄화 시킬 수 있다는 것을 확인하였다. 3 dB 대역폭은 34.5 GHz ($19{\sim}53.5GHz$)로 광대역 특성을 얻었으며, 3 dB대역 내에서 평균 6.5 dB의 $S_{21}$ 이득 특성을 나타내었다.

• 전기학회논문지
• /
• 제58권5호
• /
• pp.999-1003
• /
• 2009

We have designed and fabricated a linear drive amplifier with a novel intermodulation distortion(IMD) canceller using $0.18{\mu}m$ CMOS process. The drive amplifier with IMD canceller is composed of a cascode main amplifier and an additional common-source IMD canceller. Since the IMD canceller generates IM3($3^{rd}$-order imtermodulation) signal with $180^{\circ}$ phase difference against the IM3 of the cascode main amplifier, the IM3 power is drastically eliminated. As of the measurement results, $OP_{1dB}$, $OIP_3$, and power-add efficiency are 5.5 dBm, 15.5 dBm, and 21%, respectively. Those are 5 dB, 6 dB, and 13.5% enhanced values compared to a conventional cascode drive amplifier. The IMD3 of the drive amplifier with IMD canceller is enhanced more than 10 dB compared to that of the conventional cascode drive amplifier for input power ranges from -22 to -14 dBm.

• 대한전자공학회논문지TC
• /
• 제41권8호
• /
• pp.105-111
• /
• 2004

본 논문에서는 밀리미터파 대역에서 고이득과 광대역 특성을 갖는 MHEMT(Metamorphic High Electron Mobility Transistor) cascode 증폭기를 설계 및 제작하였다. Cascode 증폭기 제작을 위해 0.1 ㎛ InGaAs/InAlAs/GaAs MHEMT를 설계ㆍ제작하였다. 제작된 MHEMT는 드레인 전류 밀도 640 mA/mm, 최대 전달컨덕턴스(gm)는 653 mS/mm를 얻었으며, 주파수 특성으로 f/sub T/는 173 GHz, f/sub max/는 271 GHz의 우수한 특성을 나타내었다. Cascode 증폭기는 CPW 전송선로를 이용하여 광대역 특성을 얻을 수 있도록 정합회로를 설계하였으며, 1단과 2단 증폭기의 2가지 종류로 회로를 설계하였다. 설계된 증폭기는 본 연구에서 개발된 MHEMT MIMIC 공정을 이용해 제작되었다. 제작된 cascode 증폭기의 측정결과, 1단 증폭기는 3 dB 대역폭이 31.3∼68.3 GHz로 37 GHz의 넓은 대역 특성을 얻었으며, 대역내에서 평균 9.7 dB 및 40 GHz에서 최대 11.3 dB의 S21 이득 특성을 나타내었다. Cascode 2단 증폭기는, 3 dB 대역폭이 32.5∼62.0 GHz로 29.5 GHz의 대역폭과 대역내에서 평균 20.4 dB 및 36.5 GHz에서 최대 22.3 dB의 높은 이득 특성을 얻었다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.18-24
• /
• 2007

본 논문에서는 cascode 구조에 shunt peaking 기술을 접목시킨 밀리미터파 광대역 단일 종단 증폭기와 tandem 결합기를 이용한 밀리미터파 광대역 평형 증폭기를 설계 및 제작하였다. 증폭기 제작을 위하여 0.1 ${\mu}m\;{\Gamma}-gate$ GaAs PHEMT가 사용되었다. 제작된 단일 종단 증폭기는 37 GHz($18.5{\sim}55.5$ GHz)의 3 dB 대역폭과 47 GHz에서 9.38 dB의 최대 $S_{21}$ 이득 특성을 얻을 수 있었다. 밀리미터파 대역용 광대역 평형 증폭기 제작을 위해 사용된 tandem 결합기는 $30{\sim}60$ GHz에서 평균 3.5 dB의 결합 계수 및 -23 dB 이하의 반사 손실을 얻을 수 있었다. 제작된 평형 증폭기는 44.5 GHz($21{\sim}65.5$ GHz)의 3 dB 대역폭을 얻었으며, 최대 $S_{21}$ 이득은 60 GHz에서 10.4 dB의 값을 얻을 수 있었다. Tandem 결합기를 이용한 평형 증폭기는 shunt peaking 기술을 이용한 단일 종단 증폭기에 비해 20% 증가된 3 dB 대역폭을 보였으며, 더 낮은 입력 및 출력 반사 손실을 얻을 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제26권4호
• /
• pp.278-283
• /
• 2013

This paper presents a design and fabrication of 0.5 V two stage operational amplifier. The proposed operational amplifier utilizes body-driven differential input stage and self-cascode current mirror structure. Cadence Virtuoso is used for layout and the layout data is verified by LVS through Mentor Calibre. The proposed two stage operational amplifier is fabricated using $0.13{\mu}m$ CMOS process and operation at 0.5 V is confirmed. Measured low frequency small signal gain of operational amplifier is 50 dB, power consumption is $29{\mu}W$ and chip area is $75{\mu}m{\times}90{\mu}m$.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.1-6
• /
• 2008

본 논문에서는 밀리미터파 대역에서 광대역 특성을 갖는 MHEMT (Metamorphic High Electron Mobility Transistor) cascode 증폭기를 설계 및 제작하였다. Cascode 증폭기 제작을 위해 먼저 $0.1{\mu}m$ InGaAs/InAlAs/GaAs MHEMT를 설계 및 제작하였다. 제작된 MHEMT는 드레인 전류 밀도가 670 mA/mm이고, 최대 전달컨덕턴스(gm)는 688 mS/mm이며, 주파수 특성으로 전류이득 차단 주파수($f_T$)는 139 GHz, 최대 공진 주파수($f_{max}$)는 266 GHz의 특성을 나타내었다. 설계된 cascode 증폭기는 회로의 발진을 막기 위해서 저항과 캐패시터를 commom gate 소자의 드레인이 병렬로 연결하였다. Cascode 증폭기는 CPW (Coplanar Waveguide) 전송선로를 이용하여 광대역 특성을 얻을 수 있도록 정합회로를 설계하였다. 설계된 증폭기는 본 실험실에서 개발된 MHEMT MMIC 공정을 이용해 제작되었다. 제작된 cascode 증폭기의 측정결과, 3 dB 대역폭이 20.76$\sim$71.13 GHz로 50.37 GHz의 넓은 대역 특성을 얻었으며, 대역내에서 평균 7.07 dB 및 30 GHz에서 최대 10.3 dB의 S21 이득 특성을 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.678-681
• /
• 2009

본 논문에서는 자체 바이어스가 되는 Folded Cascode CMOS OP Amp를 이용하여 싱글 픽셀 포톤 계수기 회로를 설계하였다. 전압 바이어스 회로가 필요 없으므로 싱글 픽셀의 레이아웃 면적을 줄이고 전류 소모를 줄일 수 있다. 매그나칩 반도체 $0.18{\mu}m$ CMOS 공정을 이용하여 설계된 CSA(Charge Sensitive Amplifier)의 신호 전압은 이론치인 151mV이 근접한 138mV로 simulation되었다. 그리고 싱글 픽셀의 레이아웃 크기는 $100{\mu}m{\times}100{\mu}m$이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.309-312
• /
• 2002

In this paper, we discuss the design of high gain low noise amplifier by using the 0.2sum CMOS technology. A cascode inverter is adopted to implement the low noise amplifier. The proposed cascode inverter LNA is one stage amplifier with a voltage reference and without choke inductors. The designed 2.4GHz LNA achieves a power gain of 25dB, a noise figure of 2.2dB, and power consumption of 255㎽ at 2.5V power supply.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.647-653
• /
• 2005

본 논문에서는 캐스코드 결합 HBT의 이미터와 베이스단에 인덕터를 설치하여 저잡음과 고이득 특성을 동시에 나타내는 MMIC-LNA 증폭기를 설계하였다. 제작된 MMIC 증폭단은 3mA, 2.7V의 바이어스 조건에서 이득은 3.7GHz에서 약 19dB, 잡음지수는 2.7dB를 보였으며, 35dBc의 이미지시호 제거 특성을 보였다. 저 잡음과 고 이득 특성을 갖는 캐스코드 MMIC 증폭단을 이용하여 마이크로파 수신기의 전단부의 설계가 가능함을 보였으며 이미지 제거 필터의 성능을 만족시키기 위하여 능동필터와 함께 설계할 경우 RF 수신 전단부의 완전한 MMIC 설계가 가능함을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제16권5호
• /
• pp.482-487
• /
• 2005

본 연구에서는 distributed amplifer를 구성하는 cascode 단위이득단의 공통게이트의 게이트 단자에 가변 커패시터를 연결함으로써 출력 저항 값을 조절하는 방법을 제안한다. Cascode 이득단은 공통 소스 이득단에 비해 높은 이득, 높은 출력저항, 부성저항을 제공하는 등 여러 장점이 있지만 설계시 사용한 트랜지스터 모델이 부정확하고 공정변수가 달라진다면 이득이 떨어지기 시작하는 band edge에서 발진할 위험이 있다. 그러므로 회로가 제작된 이후에도 발진을 막을 수 있는 조절회로가 필요하게 되는데, cascode단위 이득단의 공통 게이트 단자에 연결된 가변 커패시터가 그 역할을 할 수 있다. 제작한 distributed amplifier를 측정해본 결과 가변 커패시터를 조절함으로써 이득 특성을 변화시킬 수 있었으며, 이는 회로의 안정도를 보장할 수 있음을 알 수 있었다. 49GHz의 밴드폭내에서 이득은 $8.92\pm0.82 dB$이며, 군지연은 41GHz 이내에서 $\pm9.3 psec$ 범위 이내였다. 사용된 모든 transistor는 GaAs 기반의 $0.15{\mu}m$ 게이트 길이를 가지 는 p-HEMT이며, distributed amplifier는 총 4개의 이득단으로 구성되어 있다.