• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.77-78
• /
• 2006

최근 flexible OLED의 구동에 사용하기 위한 유기박막트랜지스터(Organic Thin Film Transistor, OTFT)의 연구에서는 용매에 용해되어 spin coating이 가능한 재료의 개발에 관심을 두고 있다. 현재 pentacene으로는 아직 spin coating으로 제작할 수 있는 상용화된 제품이 없고 spin coating이 가능한 활성층 물질(active material)로 P3HT가 쓰이고 있다. 본 연구에서는 용해 가능한 P3HT 활성층 물질과 여러 종류의 용해 가능한 게이트 절연물(gate insulator, Gl)을 사용하여 안정된 소자를 구현할 수 있는 공정을 개발하는 목적으로 metal-insulator-semironductor(MIS) 소자를 제작하여 C-V 특성을 측정하고 분석하였다. 먼저 7mm${\times}$7mm 크기의 pyrex glass 시편 위에 바닥 전극으로 $1600{\AA}$ Au을 증착하고 spin coating 방식을 이용하여 PVP, PVA, PVK, BCB, Pl의 5종류의 게이트 절연층을 각각 형성하였고 그 위에 같은 방법으로 P3HT를 코팅하였다. P3HT 코팅 시 bake 공정의 유무와 spin rpm의 변화에 따른 P3HT의 두께를 측정하였다. Gl의 종류별로 주파수에 따른 capatltancc를 측정하여 비교, 분석하였다. C-V 측정 결과 PVP, PVA, PVK, BCB, Pl의 단위 면적당 capacitance 값은 각각 1.06, 2.73, 2.94, 3.43, $2.78nF/cm^2$로 측정되었다. Threshold voltage, $V_{th}$는 각각 -0.4, -0.7, -1.6, -0.1, -0.2V를 나타냈다. 주파수에 따른 capacitance 변화율을 측정한 결과 Gl 물질 모두 주파수가 높을수록 capacitance가 점점 감소하는 경향을 보였으나 1${\sim}$2nF 이내의 범위에서 작은 변화율만 나타냈다. P3HT의 두께와 bake 온도를 변화시켜 C-V 값을 측정한 결과 차이는 없었다. FE-SEM으로 관찰한 결과에서도 두께나 온도에 따른 P3HT의 표면 morphology 차이를 확인할 수 없었다. 본 연구에서 PVK와 P3HT의 조합이 수율(yield)면에서 가장 안정적이면서 $3.43\;nF/cm^2$의 가장 높은 capacitance 값을 나타내고 $V_{th}$ 값 또한 -1.6V로 가장 낮은 값을 보였다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.110-117
• /
• 2015

In this paper, a novel trench power MOSFET using a Separate-W-gated technique MOSFET (SWFET) is proposed. Because the SWFET has a very low $Q_{GD}$ compared to other forms of technology, it can be applied to high-speed power systems. The results found that the SWFET-applied $Q_{GD}$ was decreased by 40% when compared to simply using the more conventional trench gate MOSFET. $C_{ISS}$ (input capacitance : $C_{GS}+C_{GD}$), $C_{OSS}$ (output capacitance : $C_{GD}+C_{DS}$) and $C_{RSS}$ (reverse recovery capacitance : $C_{GD}$) were improved by 24%, 40%, and 50%, respectively. The switching characteristics of the inverter circuit shows a 24.9% enhancement of reverse recovery time, and the power efficiency of the DC-DC buck converter increased by 14.2%. In addition, the proposed SWFET does not require additional process steps and There was no degradation in the electrical performance of the current-voltage and on-resistance.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.548-551
• /
• 2007

최근에 유기물 전계효과 트랜지스터의 연구는 전자 소자 분야에서 널리 알려져 있다. 특히 본 연구에서는 CuPc 물질을 기본으로 하여 소자를 제작하고, 또한 기판의 온도를 달리 하여 제작하였다. CuPc FET 소자는 top-contact 방식으로 제작하였으며, 기판의 온도는 상온과 $150^{\circ}C$로 달리 하였다. 또한 CuPc의 두께는 40nm로 하였고, 채널의 길이는 $50{\mu}m$, 폭은 3mm로 하였다. 제작된 소자를 이용하여 전압-전류 특성을 측정하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.751-753
• /
• 2007

최근에 유기물 전계효과 트랜지스터의 연구는 전자 소자 분야에서 널리 알려져 있다. 특히 본 연구에서는 CuPc 물질을 활성층으로 사용하여 Organic FET 소자를 제작하였다. Source와 Drain 전극을 Au와 Al을 사용하여 FET 소자의 전기적 특성을 비교하였다. CuPc FET 소자에서 CuPc 활성층의 두께는 40nm로 고정하였고, Au와 Al 전극의 두께는 200nm로 하여 소자를 제작하였다. 또한 C-V 특성을 측정하여 CuPc 유기물 층과 $SiO_2$ 절연층 계면에서의 특성 변화를 관측하였다. Au를 전극으로 사용한 FET 소자에서는 전형적인 FET 특성 곡선을 관측할 수 있었으나, Al을 전극을 사용한 FET 소자에서는 누설 전류가 흐르고 있음을 확인 할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.644-647
• /
• 2001

이 연구에서는 P-MOS 커패시터에 Co $u^{60}$-${\gamma}$선을 조사한 후 조사선량 및 산화막 두께에 따른 전하의 거동을 고찰하고자 1[MHz]의 고주파 신호에서 정전용량-전압(C-V) 특성 및 유전손실계수-전압(D-V)특성을 측정하였다. C-V 특성에서 플랫밴드 전압과 문턱전압을 구하여 이들 파라메타와 D-V 특성의 피크와의 관련성을 검토하였다. C-V 특성이 P-MOS 커패시터의 정상상태의 전하의 거동 및 계면 상태특성을 해석하기가 편리하고 D-V 특성은 C-V 특성보다 산화막 내부의 공간전하분포와 계면상태의 밑도 등을 더 명확하게 파악할 수 있으며 산화막내 캐리어의 전도철상에 관한 미시적 전하 거동의 고찰에도 편리함이 확인되었다.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.194-199
• /
• 2009

본 논문에서는 부분방전 시스템 응용을 위한 특 고압 80 pF (17kV AC) 마이카 커패시터를 연구하였다. 그리고 커패시터를 설계하기 위한 프로그램이 직병렬 파라미터를 추출하도록 개발되었다. 마이카는 커패시터의 유전체로 사용되었다. 30mm$\times$35mm 크키의 50$\mu$m 두께 마이카 시트가 병렬 커패시터 요소를 형성하도록 연박과 사용되었다. 20개의 마이카 시트는 커패시터의 요구에 맞추어 병렬 커패시터 요소의 직렬 스택을 형성하도록 연박으로 분리되었다. 17kV AC에 대한 제작된 80pF 커패시터의 크기는 90mm$\times$90mm이다. 제작된 커패시터에 대한 커패시턴스(C)와 손실률(D)의 고주파수 특성은 커패시턴스 메타를 사용하여 측정되었다. 제작된 커패시터는 150kHz$\sim$50MHz 주파수 범위에서 79.5pF의 커패시턴스와 0.001%의 손실률을 갖고, 65MHz에서 자기공진주파수를 가진다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 B
• /
• pp.801-802
• /
• 1992

Poly Si TFTs have been fabricated from low temperature annealed a-Si films. I-V and C-V characteristics in the off-state region were measured. Analytical model for the leakage current in the off-state was suggested. In the measurement, capacitance increased abruptly with Increasing gate and drain voltage. This phenomena is attributed to the leakage current.

• 한국진공학회지
• /
• 제9권4호
• /
• pp.315-320
• /
• 2000

본 연구에서는 강유전체 박막을 게이트 산화물로 사용한 $Pt/Sr_{0.8}Bi_{2.4}Ta_2O_{9}(SBT)/ZrO_2Si$(MFIS)와 Pt/SBT/Si(MFS)구조의 결정 구조 및 전기적 성질을 고찰하였다. XRD 및 SEM측정 결과 SBT/ZrO$_2$/Si 구조의 경우 SBT/Si구조에 비해 SBT 박막이 더 큰 결정립이 형성되었다. AES분석 결과 $ZrO_2$ 박막을 완충층으로 사용함으로써 SBT 박막과 Si 기판의 상호반응을 적절히 억제할 수 있음을 확인하였다. Pt/SBT/$ZrO_2/Pt/SiO_2$/Si와 Pt/SBT/Pt/$SiO_2$/Si 구조에서 Polarization-Voltage(P-V) 특성을 비교해 본 결과 $ZrO_2$ 박막의 도입에 따라 잔류분극값은 감소하였고 항전계값은 증가하였다. MFIS 구조에서 메모리 윈도우값은 항전계값과 직접적 관련이 있으므로 이러한 항전계값의 증가는 MFIS 구조에서의 메모리 윈도값이 증가할 수 있음을 나타낸다. Pt/SBT(210 nm)/$ZrO_2$/ (28 m)/Si 구조에서 Capacitance-Voltage(C-V) 측정 결과로부터 인가전압 4~6 V에서 메모리 윈도우 가 1~1.5V정도로 나타났다. Pt/SBT/ZrO$_2$/Si구조에서 전극을 갓 증착한 경우와 산소분위기 $800^{\circ}C$에서 후열처리한 경우의 전류 밀도는 각각 약 $8\times10^{-8} A/\textrm{cm}^2$와 $4\times10^{-8}A/\textrm{cm}^2$ 정도의 값을 나타내었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.63-66
• /
• 2003

In this paper, the electrical characteristics of single oxide layer due to high temperature diffusion process, wafer resistivity and thickness of poly backseat was researched. The oxide quality was examined through capacitance-voltage characteristics, and besides, it will be describe the capacitance-voltage characteristics of the single oxide layer by semiconductor device simulation.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.161-161
• /
• 2009

Ion bombarded inorganic materials for LC alignment has been researched as it provides controllability in a nonstop process for producing high-resolution displays. Many optically transparent insulators such as $SiOx$ and a-C:H have been investigated as potential candidates for inorganic alignment materials. Even so, LC orientation on a new material with superior capacity is required to produce high-performance displays. Many inorganic materials with high permittivities can reduce the voltage losses due to the LC alignment layer that are a trade-off for its capacitance. The minimum voltage for device operation can be applied to the LC under low external voltage using these materials. This means that low power consumption for LCD applications can be achieved using a high-k alignment structure in which the LC can be driven effectively with a low threshold voltage. Among the many other potential high-k oxides, HfO2 is considered to be one of the most promising due to its remarkable properties of high dielectric constant, relatively low leakage current, large band gap (5.68 eV), and high transparency. Due to these characteristics, HfO2 can be used in LC alignment to increase the capacitance of the inorganic alignment layer for low-voltage driving of LCs.