• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.565-568
• /
• 2014

본 논문에서는 열전에너지 하베스팅을 위한 안정화된 출력을 갖는 0.2V DC/DC 변환기를 설계하였다. 열전소자의 저전압을 이용하기 위해 native NMOS 트랜지스터와 저항으로 이루어진 시동회로가 0.2V의 입력전압을 내부 컨트롤 블록 회로가 동작할 수 있는 VDD까지 승압한다. VDD가 원하는 전압 값에 도달하면 전압감지기가 이를 감지하고 시동회로에 공급되는 전류를 차단하여 전류소모를 최소화 한다. 이후 비교기의 출력에 따라 VDD를 일정전압 이상으로 유지하기 위한 부스트 변환기와 VSTO를 승압하기 위한 부스트 변환기를 번갈아가며 동작시켜서 VSTO를 벅 변환기가 동작하는 전압까지 승압해준다. VSTO가 2.4V 이상이 되면 벅 변환기가 동작하여 안정화된 최종 출력 VOUT을 얻는다. 모의실험 결과 설계한 변환기는 0.2V의 입력으로부터 1.8V의 안정화된 전압을 출력하며, 최대 전력효율은 60%이다. $0.35{\mu}m$ CMOS 공정을 사용하여 설계한 칩의 크기는 PAD를 포함하여 $1.1mm{\times}1.0mm$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.412-415
• /
• 2015

본 논문에서는 진동에너지 수확을 위한 MPPT(Maximum Power Point Tracking) 제어 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기, MPPT 제어회로, DC-DC 부스트 변환기, 그리고 PMU(Power Management Unit)로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, MPPT 제어회로는 진동소자로부터 최대전력을 수확하여 효율을 높이는 역할을 한다. DC-DC 부스트 변환기는 AC-DC 변환기에서 공급된 에너지를 원하는 값으로 승압 및 안정화 시키는 역할을 하며 PMU를 통해 부하로 에너지를 전달한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 사용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $950um{\times}920um$이다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.31-40
• /
• 2009

본 논문은 SoC 전원 관리를 위한 고성능 DC-DC 부스트 변환기 설계에 관한 것이다. DC-DC 변환기에서 일반적으로 전하 축전용으로 사용되는 인덕터와 커패시터를 칩 안에 집적하기 위해 그 크기를 크게 감소시키고, 스위칭 주파수를 100MHz로 하였다. 고속 동작에서 전압 방식의 제어를 선택하여 신뢰성을 높였으며 적절한 주파수 보상으로 안정적인 동작 특성을 확보하였다. 설계한 DC-DC 변환기는 thick gate oxide 옵션이 포함된 0.18${\mu}m$ CMOS 표준 공정으로 제작하였다. 내부 필터 커패시터를 포함한 칩의 면적은 8.1$mm^2$ 이고, 제어기가 차지하는 면적은 1.15$mm^2$ 이다. 부하 전류 300mA 이상에 대하여 4V의 출력을 얻는 변환기의 최대 효율은 76% 이상, load regulation은 100mA의 변화에 대하여 0.012% (0.5mV) 의 특성을 갖는다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.247-250
• /
• 2012

본 논문에서는 열전에너지 하베스팅을 위한 DC-DC 부스트 변환기를 설계하였다. 설계한 변환기는 열전소자의 작은 출력 전압으로부터 start-up 블록을 통해 일정 전압까지 승압된 $V_{DD}$를 얻으며, 이는 내부 블록들을 동작시키는데 사용된다. $V_{DD}$가 원하는 전압 값에 도달하면 detector가 이를 감지하여 start-up 블록을 off 시킴으로써 전류소모를 최소화하였다. 비교기의 출력에 따라 $V_{DD}$를 위한 DC-DC 변환기와 최종출력 $V_{OUT}$을 위한 변환기를 번갈아가며 동작시켜서 최종적으로 승압된 출력을 얻는다. 모의실험 결과, 설계한 변환기는 열전소자로부터 200mV의 전압을 입력받아 2.8V의 전압을 출력한다. 0.35um CMOS공정을 사용하여 설계한 칩의 크기는 PAD를 포함하여 $1.52mm{\times}0.95mm$이다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.853-858
• /
• 2020

본 논문은 통신기기에서 유입 되는 RF 노이즈에 대해 내성을 가진 OLED용 2-채널 DC-DC 변환기를 제안한다. RF 신호 내성을 위해, 입력전압 변동만큼 감쇠시키는 입력전압 변동감쇠 회로가 내장된다. 양의 전압 V_POS를 출력하는 부스트 변환기는 SPWM-PWM 듀얼모드로 동작하고, 데드 타임을 제어함으로써 전력 효율을 제고한다. V_NEG를 출력하는 인버팅 차지펌프는 2-상 출력 구조로 VCO를 이용한 PFM으로 동작해 작은 리플을 갖도록 설계된다. 0.18 ㎛ BCDMOS 공정으로 시뮬레이션 한 결과, 부스트 변환기 출력전압의 오버슈트와 언더슈트는 10 mV에서 각각 2 mV, 5 mV로 감소하였다. 또한, 2-채널 DC-DC 변환기의 전력효율은 39%~93%을 가졌고, 데드 타임 제어기를 적용한 부스트 변환기의 효율은 종전보다 최대 3% 증가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.31-34
• /
• 2018

본 논문에서는 다중 입력 에너지 하베스팅 시스템을 위한 저전력 벅-부스트 변환기를 설계하였다. 설계된 회로는 3개의 입력 채널로부터 수확되는 에너지를 실시간 병합한 후, 저장 커패시터에 저장하는 역할을 한다. 하나의 외부 인덕터를 사용하고 Arbiter를 이용한 시간분할 기법을 적용하여 벅-부스트 변환기의 구조를 간략히 하였다. 또한 시스템의 효율을 향상시키기 위해 변환기의 컨트롤러 회로들은 전류소모가 최소화 되도록 설계하였다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계하였다. 모의실험 결과 설계된 회로는 3개의 입력 채널이 모두 활성화 되었을 때 최대 490nA의 전류를 소모하며, 최대 전력효율은 92%이다. 설계된 회로의 칩 면적은 $1310{\mu}m{\times}1100{\mu}m$이다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1104-1107
• /
• 2019

본 논문에서는 데드 타임을 줄여 전력 효율을 높이기 위해 데드 타임 제어기를 이용한 웨어러블 AMOLED 디스플레이용 DC-DC 부스트 변환기를 제안한다. 또한, 본 변환기에서는 경부하에서 전력 효율을 높이고 출력 전압 리플을 감소시키기 위해 PWM-SPWM (set-time variable pulse width modulation) 듀얼 모드를 이용한다. 제안하는 회로는 $0.18{\mu}m$ BCDMOS 공정을 이용하여 시뮬레이션을 한 결과 1 mA~70 mA의 부하 전류 범위에서 39%~96%의 전력 효율과 2 mV의 리플 전압을 가졌다. 본 회로의 전력 효율은 PWM-SPWM 방식보다 최대 2% 상승하였고, PWM 방식보다 최대 8% 상승하였다.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.14-18
• /
• 2010

본 논문은 휴대용 배터리 구동시스템을 위한 다양한 출력전압(5-7V,100mA)을 가지는 CMOS DC-DC 변환기를 제안한다. 제안하는 DC-DC 변환기는 Pulse-Frequency Modulation (PFM) 방식을 사용하였고, 기준전압회로, 피드백 저항, 컨트롤러, 내부 파형발생기를 사용하였다. 2개의 외부 수동 소자들 (L,C)을 가진 집적화된 DC-DC 변환기는 0.5um 2-poly 4-metal CMOS 공정에서 설계 되었고 PDA, 휴대폰, 노트북 등에 적용 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.361-364
• /
• 2013

기존의 DC-DC 부스트 변환기에서 사용되는 non-overlapping gate driver는 dead-time이 고정되어 있기 때문에 body-diode conduction loss 또는 charge-sharing loss가 발생하는 문제점을 가지고 있다. 이러한 손실을 줄이기 위해 사용된 기존의 적응제어 방식의 경우는 CCM 동작 시 전력트랜지스터가 동시에 on이 되는 구간이 발생하여 시스템 효율이 감소하는 문제점이 있다. 따라서 본 논문 에서는 이러한 문제점을 해결할 dead-time 적응제어 기능과 power switching 기능을 갖는 DC-DC 부스트 변환기를 설계 하였다. CMOS 0.35um 공정을 사용하였고, 2.5V 입력으로 3.3V의 출력전압을 얻으며, 스위칭 주파수는 500kHz 이다. 부하전류 150mA일 때 가장 높은 95.3%의 효율을 얻었다. 설계된 회로의 칩 면적은 $1720um{\times}1280um$이다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.89-96
• /
• 2015

본 논문에서는 휴대용 기기를 위한 고효율 삼중 모드 부스트 변환기를 나타낸다. 제안하는 부스트 변환기는 펄스폭변조 방식를 사용하며 부하 전류에 따라 펄스 스키핑 모드 (Pulse Skipping Mode, PSM), 불연속 전류 모드(Discontinuous Conduction Mode, DCM) 및 연속 전류 모드 (Continuous Conduction Mode, CCM)의 세 가지 동작 모드를 갖는 것을 특징으로 한다. 또한, 전류 불연속 모드에서 역 전류 흐름 및 인덕터의 공진에 의한 발진 현상을 효과적으로 방지하기 위해 발진 억제기 (Ringing suppressor)를 적용하여 효율을 극대화 시켰다. 제안하는 부스트 변환기는 동부 $0.18{\mu}m$ BCD 공정을 사용하여 구현되었다. 단일 셀 리튬-이온 배터리로부터 2.5V-4.2V의 가변 입력전압을 받아서 4.8V의 고정 전압을 출력하며 최대 300mA의 부하전류를 공급할 수 있다. 이 때 최대 리플 전압은 3.1mV이며, 연속 전류 모드에서 92%, 불연속 전류 모드에서 87% 이상의 높은 효율을 나타낸다. 또한, 펄스 스키핑 모드를 통해 적은 부하전류 조건하에서도 60% 이상의 효율을 가지며 모드 변경 구간에서의 효율 감소가 최소화되는 것을 특징으로 한다.