• 대한전자공학회논문지SP
• /
• 제46권3호
• /
• pp.119-124
• /
• 2009

본 논문에서는 AMR Core(R)를 이용해서 AMR-WB+ 오디오 부호화기를 실시간 구현하였다. 구현 시 사용된 최적화 방법은 어셈블리어 단계에서 수행되었고, latency를 제거하고 32비트 레지스터를 사용하였다. 구현된 음성 부호화기는 평균 복잡도가 ARM9E 버전에서 인코더 160.76MHz, 디코더 33.05MHz으로 총 193.81MHz로 측정되었다. 사용된 ROM의 크기는 인코더 65.21Kbyte, 디코더 32.01Kbyte, 공통소스 279.81Kbyte이다. 구현된 AMR-WB+ 소스 코드는 3GPP에서 제공하는 테스트 벡터들을 CodeWarrior와 목표 PDA 상에서 모두 bit-exact하게 통과함을 보임으로써 검증되었다.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.504-514
• /
• 2014

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템에 사용되는 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 저전력 특성을 가지도록 개발하였다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. $16mm^2(4mm{\times}4mm)$ 칩 크기의 소형으로 제작된 MMIC 다기능 칩은 7~11 GHz에서 10 dB의 송/수신 이득 특성과 14 dBm의 P1dB 특성을 가지며, DC 소모 전력이 0.6 W로 매우 낮은 저전력 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $3^{\circ}$의 RMS(Root Mean Square) 위상 오차와 0.6 dB의 RMS 감쇠 오차를 보였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.61-70
• /
• 2004

뉴럴 네트워크는 동작 모드를 학습과 인지 과정으로 구분할 수 있다. 학습은 다양한 입력 패턴에 대하여 학습자가 원하는 결과값을 얻을 때까지 결합계수를 업데이트하는 과정이고, 인지는 학습을 통해 결정된 결합계수와 입력 패턴과의 연산을 수행하는 과정이다. 기존의 내적연산 프로세서는 처리 속도를 개선하고 하드웨어 복잡도를 줄이는 다양한 구조가 연구되었지만 뉴럴 네트워크의 학습과 인지모드에 대한 차별화된 구조는 없었다. 이를 위해, 본 논문에서는 재구성 가능한 뉴럴 네트워크 구현을 위한 새로운 저전력 내적연산 프로세서 구조를 제안한다. 제안한 구조는 학습모드에서 기존의 비트-시리얼 내적연산 프로세서와 같이 동작을 하여, 비트-레벨의 타른 처리 및 하드웨어 구현에 적합하고 높은 수준의 파이프라인 적용이 가능하다는 장점을 가진다. 또한, 인지모드에서는 고정된 결합계수에 따라 연산을 수행할 활성화 유닛을 최소화시킴으로서 전력 소비를 줄일 수 있다. 시뮬레이션 결과 활성화 유닛은 결합계수에 의존적이기는 하지만 50% 내외까지 줄일 수 있음을 확인하였다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.107-115
• /
• 1998

피승수와 승수의 부호에 상관없이 빠른 이진곱셈을 수행할 수 있는 효과적인 방법으로서 Booth 알고리즘의 승수 비트-쌍 재코딩 알고리즘을 사용한다. 본 연구에서는 승수 비트-쌍 재코딩 알고리즘을 광특성에 적합하도록 변형 발전시킨 광곱셈 알고리즘과 기호치환 가산기로 구성된 고속의 광곱셈기의 구현을 제안한다. 특히, 기호치환 가산규칙을 듀얼-레일 논리로 부호화해서 이 논리의 보수가 언제나 존재하기 때문에 기호치환 가산기에서 이 논리의 보수가 시프트연산에 의해 쉽게 구할 수 있게 했다. 또한 시프트된 두 영상을 직렬 연결하여 중첩시키므로서 중첩영상을 얻고, 이 중첩영상을 마스크로 보내 기준영상을 인식하는 기호치환 시스템을 구성한다. 따라서 광곱셈기의 수동광소자의 수와 시스템의 크기를 줄여서 일반적인 광시스템과 비교하여 작은 시스템으로 구현한다.

• ETRI Journal
• /
• 제35권1호
• /
• pp.1-6
• /
• 2013

In this paper, we present an implemented serial 40-Gb/s receiver optical subassembly (ROSA) module by employing a proposed TO-CAN package and flexible printed circuit board (FPCB). The TO-CAN package employs an L-shaped metal support to provide a straight line signal path between the TO-CAN package and the FPCB. In addition, the FPCB incorporates a signal line with an open stub to alleviate signal distortion owing to an impedance mismatch generated from the soldering pad attached to the main circuit board. The receiver sensitivity of the ROSA module measures below -9 dBm for 40 Gb/s at an extinction ratio of 7 dB and a bit error rate of $10^{-12}$.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.739-742
• /
• 1998

실시간 동영상의 전송을 위해 본 논문에서는 USB를 전송매체로 하여 구현했다. USB는 키보드, 스태너, 모뎀등 다양하게 사용되고 있는 인터페이스를 한나로 통일하고, 포트의 부족을 해결하기 위해서 개발된 것으로 고속의 데어터전송(12Mbps)을 가능하다. USB의 고속데이터 전송의 특징은 정지화상(JPEG) 뿐만 아니라 실시간 동영상(MPEG1, MPEG2)의 전송을 가능하게 한다. 본 논문에서는 USB로 실시간 동영상 전송을 위한 시스템 구조를 제시하였고 보다 효율적인 데이터 전송을 위한 USB Data Transfer Type에 관해 연구하였다. 720×480의 동영상의 압축을 위해 기존의 널리 이용되는 DCT대신 wevelet 알고리즘을 이용하였고 실시간 압축과 복원을 위해 video compression codec인 adv601를 사용하여 동영상 및 정지화상압축을 하였다. 또한 DSP(TMS320C32)를 이용하여 Quantization Bin Width Calculation을 함으로써 video bit stream의 크기를 가변적으로 제어하려 하였다. 이로서 동영상의 전송시 발생될 수 있는 데이터 병목현상을 해결 하였고 USB뿐만 아니라 다양한 통신망｛ISDN(128Kbps), T1(1.5Mbps) T3(45Mbps)｝에서의 동영상의 실시간 전송이 가능한 시스템 구조를 제시하였다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2005년도 춘계학술대회논문집
• /
• pp.319-324
• /
• 2005

The interface between host processor and the ShortStack Micro Server may be a Serial Communication Interface(SCI). The LonWorks control module with a high performance is developed, which is composed of the 8 bit PIC Microprocessor for host processor and the smart neuron chip for the ShoretStack Micro Server. This intelligent control board is verified as proceeding the various function tests from experimental system with an boost pump and inverter driving systems. It is also confirmed that the developed control module provides stably 0-10VDC linear signal to the input signal of inverter driving system for varying the induction motor speed. Thus, the experimental results show that the fabricating intelligent board carried out very well the various functions in the wide operating ranges of boost pump system. This developed control module expect to apply to industrial fields to require the comparatively exact control and monitoring such as multi-motor driving system with inverter, variable air volume system and the boost pump water supply systems.

• International Journal of Contents
• /
• 제9권1호
• /
• pp.33-37
• /
• 2013

BCH code is one of the most widely used error correcting code for the detection and correction of random errors in the modern digital communication systems. The conventional BCH encoder that is operated in bit-serial manner cannot adequate with the recent high speed appliances. Therefore, parallel encoding algorithms are always a necessity. In this paper, we introduced a new systolic array type BCH parallel encoder. To study the area and speed, several parallel factors of the systolic array encoder is compared. Furthermore, to prove the efficiency of the proposed algorithm using tree-type structure, the throughput and the area overhead was compared with its counterparts also. The proposed BCH encoder has a great flexibility in parallelization and the speed was increased by 40% than the original one. The results were implemented on synthesis and simulation on FPGA using VHDL.

• 대한전자공학회논문지
• /
• 제27권8호
• /
• pp.1255-1259
• /
• 1990

A new ripple analog-to-digital converter (ADC) has been developed. It consists of two parallel ADCs and a switching network. The circuit operates on the analog input signal in two serial steps. First, a coarse conversion is made to determine the most significant bits by the first parallel ADC. The resultant bits control the switching network to connect a series resistor segment, within which the analog signal is contained, to the second parallel ADC. At second step, a fine conversion is made to determine the least significant bits by the second parallel ADC. The circuit requires 2(2\ulcorner\ulcorner1) comparators, 2(2\ulcorner\ulcorner resistors, and 2(2\ulcorner\ulcorner swithches for N-bit resolution.

• 한국군사과학기술학회지
• /
• 제9권4호
• /
• pp.39-49
• /
• 2006

LYNX ESM has not only ESM function but Datalink function. The LYNX boarded equipment Interface and Channel coding is needed for LYNX Datalink to support the mother ship with tactical data included threat radar analysis data of LYNX ESM, navigation data, Radar and Sonar of LYNX. The interface of loaded equipments are various protocol like as ARINC419/429, RS232, Synchro, Sync Serial. The Channel coding of Convolution-Scrambler-Interleaver-Bit Stuffing is applied for recovering the transmission data mixed with propagation errors in sea environment.