• Journal of Communications and Networks
• /
• 제9권2호
• /
• pp.136-140
• /
• 2007

In this paper, an adaptive minimum transmit power modulation scheme under constant data rate and fixed bit error rate (BER) for the multiple-input multiple-output (MIMO) system is proposed. It adjusts the modulation order and allocates the transmit power to each spatial sub-channel when meeting the user's requirements at the cost of minimum transmission power. Compared to the other algorithm, it can obtain good performance with lower computational complexity and can be applied to the wireless communication system. Computer simulation results present the efficiency of the proposed scheme. And its performance under different channel condition has been compared with the other algorithm.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.822-833
• /
• 1996

The video coding for very low bit rate has recently received considerable attention, but conventional block based transform coding schemes suffer from the blocking effect for the constraints of bit rates. In this paper, we present a video coding sysem suing multi-resolution motion estimation/compensation with variable size block(VMRME/C) and multi-resolution vector quantization(MRVQ) in wavelet transform domain for very low bit rate coding. It is shown that the presented scheme has better performance in the peak signal-to-nose ratio(RSNR) by 0.2-0.6 dB as well as subjective quality than that of conventional block based transform video coding techniques(especially, H. 263 which is DCT based video coding).

• Journal of electromagnetic engineering and science
• /
• 제10권2호
• /
• pp.50-55
• /
• 2010

Orthogonal Frequency Division Multiplexing(OFDM) dual-hop systems can take full advantages of the techniques of both multi-hop communication and OFDM. To achievethis end, we propose a joint subcarrier matching, power allocation and bit loading algorithm operating under a total power constraint and the same Bit Error Rate(BER) threshold over all subcarriers. Simulation results demonstrated system throughput improvement compared to single-hop systems and dual-hop systems with different bit loading algorithms for each relay position, power constraint, and required BER.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권5호
• /
• pp.337-345
• /
• 2016

Recently, as the number of cores in computer systems has increased, the need for larger memory capacity has also increased. Unfortunately, dynamic random access memory (DRAM), popularly used as main memory for decades, now faces a scalability limitation. Phase change memory (PCM) is considered one of the strong alternatives to DRAM due to its advantages, such as high scalability, non-volatility, low idle power, and so on. However, since PCM suffers from short write endurance, direct use of PCM in main memory incurs a significant problem due to its short lifetime. To solve the lifetime limitation, many studies have focused on reducing the number of bit flips per write request. In this paper, we describe the PCM operating principles in detail and explore various bit flip reduction schemes. Also, we compare their performance in terms of bit reduction rate and lifetime improvement.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.473-473
• /
• 2000

This paper presents the 2-bit parallel algorithmic ADC using current mode for parallel method algorithm. It is operated by parallel conversion, 2-bit at each moment, and increase bit numbers by serial connection. The circuit operates in current mode. The comparison ratio can be controlled while working under mode operation. The circuit design used 0.8 ${\mu}{\textrm}{m}$ CMOS technology which capable to convert 2-bit in 50 ns, power consumed 0.786 nW, with input current 0-50 mA from 3V single supply. From simulation testing, the conversion rate is much faster than other method.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.15-18
• /
• 2004

In this paper we present a linear discrete bit-loading algorithm that maximizes the transmit bit rate using the channel informations to optimize the performance of the very high-speed digital subscriber line(VDSL) system. It will be useful under the constraint of a maximum transmit power for each user. When the level of crosstalk is high, the power allocation of a user changes the noise experienced by the other users in the same binder. In this case, the performance of DSL modems can be improved by jointly considering the bit and power allocation of all users.

• 정보처리학회논문지C
• /
• 제11C권7호
• /
• pp.1009-1022
• /
• 2004

스무딩은 가변 비트율의 비디오 데이터를 고정 비트율로 변환하는 전송 계획이다. 이를 위한 스무딩 알고리즘에는 CBA, MCBA, MVBA, PCRTT, e-PCRTT등이 있으며, PCRTT 알고리즘을 개선한 e-PCRTT 알고리즘에서는 전송률 변화 횟수사 주어지고 런의 크기가 일정하다. 이는 불필요한 전송률의 변화를 필요로 하고, 또한 버퍼 크기가 작은 경우에는 QoS를 보장하지 못할 수 도 있다. 본 논문에서는 이러한 e-PCRTT 알고리즘의 단점을 해결하기 위해 전송률 변화 횟수에 대한 제한이 없고, 런의 크기가 가변적인 스무딩 알고리즘을 제안한다. 제안 알고리즘의 성능은 e-PCRTT 알고리즘을 포함한 다른 알고리즘들과 전송률 변화 횟수, QoS를 유지하기 위한 버퍼 크기 등과 같은 다양한 평가 요소들로 비교하여 우수함을 보였다.

• 한국정보통신학회논문지
• /
• 제18권1호
• /
• pp.42-49
• /
• 2014

듀얼 홉 시스템에서 기존의 두 홉에 대한 채널 정보를 이용하여 가장 좋은 성능을 나타내는 중계 노드 선택 기법은 채널 피드백을 위한 자원의 소모가 크다. 본 논문에서는 듀얼 홉 디코딩 후 전달 중계 시스템에서 첫 번째 홉에 대한 채널 정보만을 필요로 하는 부분 중계 노드 선택 기법을 이용하여 정확한 평균 비트 오차율을 분석한다. 이 때, 독립적인 레일레이 페이딩 채널을 가정하여 M-ary QAM에 대한 정확한 비트 오차율의 표현식을 유도한다. 또한, 수치적 결과를 통해 두 홉에 대한 채널 정보를 이용하여 가장 좋은 성능을 나타내는 중계 노드 선택 기법과 부분 중계 노드 선택 기법에 대한 성능을 비교한다. 여기서, 중계 노드의 수와 첫 번째 홉과 두 번째 홉 간 평균 채널 전력비를 다양하게 가정하여 평균 비트 오차율을 분석한다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.294-301
• /
• 2013

OFDM 전송방식에서는 여러 개의 부반송파를 사용하여 데이터를 전송한다. 그러므로 송신 비선형 전력증폭기와 반송파 주파수편차에 의한 부반송파 간 간섭으로 인하여 수신기에서 비트 오류율이 증가된다. 무선 다중경로 페이딩 전송채널에서는 여러 개의 OFDM 부반송파 주파수 구간동안 연속적으로 전송이득이 작은 구간이 존재하므로, 전송 시 연집에러가 발생되어, 데이터 재생 시 비트 오류율이 증가 된다. 이러한 연집에러에 의한 비트 오류율의 감소에는 인터리버와 컨볼루션 에러제어코딩이 효과적이다. 한편 파일럿 심볼을 이용하여 전송채널을 추정하는 현 시스템에서는 전송채널 추정에러로 인하여 역시 비트 오류율이 증가된다. 그러므로 본 논문에서는 비선형 전력증폭기, 반송파 주파수편차 및 채널추정에러의 영향을 고려하여, 송신 신호가 다중경로 페이딩 채널을 통하여 전송될 때, 인터리버와 컨볼루션 코딩을 이용하는 OFDM 시스템의 데이터 비트 오류율 성능을 분석한다.

• 한국정보통신학회논문지
• /
• 제13권11호
• /
• pp.2304-2310
• /
• 2009

본 논문에서는 디지털 통신에서 비트 전송율을 향상시킬 수 있는 웨이브릿 편이 변조 시스템을 제안한다. 기존의 웨이브릿 편이 변조 시스템에서는 스케일링 함수(scaling function)를 1로, 웨이브릿(wavelet)을 0으로 할당하여 0과 1을 구분하였다. 제안한 방식은 스케일링 함수와 웨이브릿 그리고 이 두 신호를 반전시킨 4개의 반송파를 사용하여 변조한다. 즉, 웨이브릿은 00, 반전된 웨이브릿은 01, 스케일링 함수를 10, 반전된 스케일링 함수를 11로 할당하여 비트 전송률을 2배로 향상시키고자 한다. 복조시에는 4개의 상관기를 이용하여 원래의 2진 데이터(2비트)를 복원하였다. 모의실험 결과 제안한 방식이 기존의 웨이브릿 편이 변조 시스템에 비해 전송효율이 2배 향상되었음을 확인하였다.