• 제목/요약/키워드: bit manipulation

검색결과 22건 처리시간 0.026초

통신용 DSP를 위한 비트 조작 연산 가속기의 설계 (Design of Bit Manipulation Accelerator fo Communication DSP)

  • 정석현;선우명훈
    • 대한전자공학회논문지TC
    • /
    • 제42권8호
    • /
    • pp.11-16
    • /
    • 2005
  • 본 논문은 스크램블링(Scrambling), 길쌈부호화(Convolutional Encoding), 펑처링(Puncturing), 인터리빙(Interleaving) 등과 같은 연산에 공통적으로 필요한 비트 조작(Bit Manipulation)을 효율적으로 지원하기 위한 비트 조작 연산 가속기를 제안한다. 기존의 DSP는 곱셈 및 가산 연산을 기본으로 연산기가 구성되어 있으며 워드 단위로 동작을 함으로 비트 조작 연산의 경우 비효율적인 연산을 수행할 수밖에 없다. 그러나 제안한 가속기는 비트 조작 연산을 다수의 데이터에 대해 병렬 쉬프트와 XOR 연산, 비트 추출 및 삽입 연산을 효율적으로 수행할 수 있다. 제안한 가속기는 VHDL로 구현 하여 삼성 $0.18\mu m$ 표준 셀 라이브러리를 이용하여 합성하였으며 가속기의 게이트 수는 1,700개에 불과하다. 제안한 가속기를 통해 스크램블링, 길쌈부호화, 인터리빙을 수행시 기존의 DSP에 비해 $40\~80\%$의 연산 사이클의 절감이 가능하였다.

통계적 편차와 히스토그램 변형을 이용한 단일영상기반 고품질 영상 생성기법 (Single Image Based HDR Algorithm Using Statistical Differencing and Histogram Manipulation)

  • 송진선;한규필;박양우
    • 한국멀티미디어학회논문지
    • /
    • 제21권7호
    • /
    • pp.764-771
    • /
    • 2018
  • In this paper, we propose a high-quality image acquisition algorithm using only a single image, which the high-quality image is normally referred as HDR ones. In order to acquire the HDR image, conventional methods need many images having different exposure values at the same scene and should delicately adjust the color values for a bit-expansion or an exposure fusion. Thus, they require considerable calculations and complex structures. Therefore, the proposed algorithm suggests a completely new approach using one image for the high-quality image acquisition by applying statistical difference and histogram manipulation, or histogram specification, techniques. The techniques could control the pixel's statistical distribution of the input image into the desired one through the local and the global modifications, respectively. As the result, the quality of the proposed algorithm is better than those of conventional methods implemented in commercial image editing softwares.

비트 분할 데이터 시프트 및 다양한 형식 변환이 가능한 데이터 처리기의 VLSI 설계 (VLSI Design of Data Manipulation Unit capable of bit partitioned shifts and various data type conversions)

  • 유재희
    • 한국통신학회논문지
    • /
    • 제27권6C호
    • /
    • pp.594-600
    • /
    • 2002
  • 일반적인 시프트 연산과 더불어, 비트 분할 시프트 및 멀티미디어 데이터의 다양한 형식변환이 가능한 데이터 처리기가 제안되었다. 데이터 형식 변환 연산과 시프트 연산의 유사점을 최대한 이용하여, Barrel 시프터를 변형하여, 약간의 interconnection을 추가함으로써, 최소의 하드웨어로써 두 개의 연산을 통합 처리 가능하도록 하였다. 제안된 데이터 처리기는 크게 일반적인 시프트 연산과 pack 연산을 수행하는 시프터 블록파 unpack 연산 등을 수행하는 블록으로 구성된다. 제안된 데이터 처리기는 Verilog HDL를 사용하여 설계되었으며, Compass 0.6$\mu\textrm{m}$ standard cell library를 사용하여 VLSI 구현된 결과에 대하여 논의된다

고속 이진 데이터 전송을 위한 새로운 BIM 선로부호 (A New BIM Line Code for High Speed Binary Data Transmission)

  • 정희영;오행석;조경록
    • 한국통신학회논문지
    • /
    • 제24권12A호
    • /
    • pp.1939-1947
    • /
    • 1999
  • 본 논문에서는 이진데이터의 고속전송을 위하여 기존의 선로 부호의문제점을 해결하는 새로운 형태의 선로부호 BIM(Bit Insertion and Manipulation) 선로부호를 제안하였다. 기존의 이진데이터 고속전송을 위한 mBnB 형태의 블록 부호는 전송 특성은 우수하나 구현이 어려운 단점이 있었으며, 또 다른 형태의 선로 부호인 비트 삽입 부호는 구현은 용이하나 전송 특성이 떨어지는 문제점이 있었다. 본 논문에서의 BIM 선로 부호는 이러한 문제를 극복하기 위하여 제안되었으며 비트 삽입 부호에 블록 부호의 특성을 적절히 결합함으로써 구현이 용이하면서도 우수한 전송 특성을 제공할 수 있었다. 본 논문에서 설계된 5B6B 형태의 BIM 부호는 $\pm$2 DSV, 0 RSD, 7 최대 런 길이와 같이 우수한 전송 성능뿐 아니라 1비트의 리던던시만을 필요로 하며 200 게이트 이하로 구현이 가능함으로써 구현의 용이성을 함께 보여 주었다.

  • PDF

교육용 한글 저작도구 SMAT 설계 및 구현 (Design and Implementation of Educational Korean Authoring Tool SMAT)

  • 김용성;심재홍
    • 한국통신학회논문지
    • /
    • 제16권1호
    • /
    • pp.64-83
    • /
    • 1991
  • 본 논문은 IBM 16/32 bit PC XT/AT 의 MS-DOS 환경하에서 프로그래밍 전문 지식이 없이도 간편한 조작으로 양질의 교육용 소프트웨어를 생성할 수 있는 한글 저작 도구(Korean Authoring Tool)인 SAMT(Simple Manupulation Authoring Tool)을 설계하고 구현하였다.

  • PDF

그래프 기법을 이용한 부울함수의 ALU 기능 해석에 관한 연구 (A Study of Function and Analysis of ALU for Graph-based Boolean Functions)

  • 우광방;김현기;박인규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(I)
    • /
    • pp.226-229
    • /
    • 1987
  • This paper was aimed to, using a new data structure, develop a set of algorithms to execute the output function of Digital System. These functions were represented as directed, acyclic graphs. by applying many restrictions on vertices on graph, the efficient manipulation of boolean function was accomplished. The results were as follows; 1. A canonical representation of a boolean function was created by the reduction algorithm. 2. The operation of two functions was accomplished using t he apply algorithm, according to the binary operator. 3. The arguments having 1 as the value nf function were enumerated using the satisfy algorithm. 4. Composing TTL 74181 4-bit ALU and 74182 look-ahead carry generator, the ALU having 4-bit and 16-bit as word size was implemented.

  • PDF

패리티 비트를 확장한 오류 검사에 관한 연구 (Error Detection using Advanced Parity Bit)

  • 김인수;민형복;김용현;김신택
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.1965-1966
    • /
    • 2008
  • The manipulation of Boolean functions is a fundamental part of computer science, and many problems in the design and testing of digital systems can be expressed as a sequence of operations. It is mainly a paper of our research on the techniques of Boolean function manipulation using Binary Decision Diagram(BDDs) and their applications for VLSI CAD System. In many practical applications related to digital system design, it is a basic technique to use ternary-valued functions. In this paper, we discuss the methods for representing logical values.

  • PDF

MPEG Audio 비트스트림의 효율적 처리를 위한 입력 버퍼에 관한 연구 (A Study on the input butter for efficient processing of MPEG Audio bitstream)

  • 임성룡;공진흥
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
    • /
    • pp.181-184
    • /
    • 2000
  • In this paper, we described a design of the input buffer system for efficiently dealing with MPEG audio bitstream to demux header and side information, audio data. In order to overcome the limitations of fixed-word manipulation in bitstream demuxing, we proposed a new variable length bit retrieval system with FSM sequencer supporting MPEG audio frame format, and serial buffer demuxing audio stream, FIFO circular buffer including header and side information.

  • PDF

Fault Tolerant Display Image Data Manipulation Unit for SOP

  • You, Jae-Hee;Lee, Hyun-Goo
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
    • /
    • pp.1275-1278
    • /
    • 2006
  • A display panel image data manipulator for SOP or SOG is presented. It is capable of all the shift operations for MPEG decoders, graphic processors and controllers as well as data pack, merging, bit split and reformation operations to improve speed and memory utilization. To alleviate poly-Si low yield, redundancy based fault recovery scheme is introduced utilizing regular structure.

  • PDF

CAN 기반 휴머노이드 로봇에서의 데이터 프레임 최소화 (Minimizing Data Frame in CAN Controller Area Network for Humanoid Robot)

  • 권선구;허욱렬;김진걸
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 D
    • /
    • pp.2806-2808
    • /
    • 2005
  • The Controller Area Network (CAN) is being widely used for real-time control application and small-scale distributed computer controller systems. When the stuff bits are generated by bit-stuffing mechanism in the CAN network, it causes jitter including variations in response time and delay. In order to eliminate this jitter, stuff bit must be controlled to minimize the response time and reduce the variation of data transmission time. At first, this paper shows that conventional CAN protocol causes the transmission time delay. Secondly, this paper proposes the method to reduce the stuff bits by restriction of available identifier. Finally, data manipulation method can be reduced the number of stuff-bits in the data field. The proposed restriction method of ID and manipulating data field are pretty useful to the real-time control strategy with respect to performance. These procedures are implemented in local controllers of the ISHURO (Inha Semyung Humanoid Robot).

  • PDF