• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2006년 창립20주년기념 정기학술대회 및 국제워크샵
• /
• pp.407-410
• /
• 2006

This study describes a simulation of two-dimensional bubble forming and motion by the Lattice Boltzmann Method with the phase field equation. The free energy model is used to treat the interfacial force and deformation of binary fluids system, drawn into a T-junction the micro channel. A numerical simulation of a binary flow in a cross-junction channel is carried out by using the parallel computation method. The aim in this investigation is to examine the applicability of LBM to numerical analysis of binary fluid separation and motion in the micro channel.

• Journal of the Optical Society of Korea
• /
• 제18권1호
• /
• pp.82-88
• /
• 2014

A binary-coupled dipole approximation (BCDA) is described for designing metal nanoparticles with nonperiodic structures in one, two, and three dimensions. This method can be used to simulate the variation of near- and far-field properties through the interactions of metal nanoparticles. An advantage of this method is in its combination with the binary particle swarm optimization (BPSO) algorithm to find the best array of nanoparticles from all possible arrays. The BPSO algorithm has been used to design an array of plasmonic nanospheres to achieve maximum absorption, scattering, and extinction coefficient spectra. In BPSO, a swarm consists of a matrix with binary entries controlling the presence ('1') or the absence ('0') of nanospheres in the array. This approach is useful in optical applications such as solar cells, biosensors, and plasmonic nanoantennae, and optical cloaking.

• 대한수학회보
• /
• 제60권3호
• /
• pp.829-844
• /
• 2023

In this paper, we present a new construction for self-dual codes that uses the concept of double bordered construction, group rings, and reverse circulant matrices. Using groups of orders 2, 3, 4, and 5, and by applying the construction over the binary field and the ring F₂ + uF₂, we obtain extremal binary self-dual codes of various lengths: 12, 16, 20, 24, 32, 40, and 48. In particular, we show the significance of this new construction by constructing the unique Extended Binary Golay Code [24, 12, 8] and the unique Extended Quadratic Residue [48, 24, 12] Type II linear block code. Moreover, we strengthen the existing relationship between units and non-units with the self-dual codes presented in [10] by limiting the conditions given in the corollary. Additionally, we establish a relationship between idempotent and self-dual codes, which is done for the first time in the literature.

• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1267-1275
• /
• 2017

NIST 표준에 정의된 이진체(binary field) 상의 233-비트 타원곡선을 지원하는 타원곡선 암호(elliptic curve cryptography; ECC) 프로세서를 설계하였다. 타원곡선 암호 시스템의 핵심 연산인 스칼라 점 곱셈을 수정형 Montgomery ladder 알고리듬을 이용하여 구현함으로써 단순 전력분석에 강인하도록 하였다. 점 덧셈과 점 두배 연산은 아핀(affine) 좌표계를 기반으로 유한체 $GF(2^{233})$ 상의 곱셈, 제곱, 나눗셈으로 구현하였으며, shift-and-add 방식의 곱셈기와 확장 유클리드 알고리듬을 이용한 나눗셈기를 적용함으로써 저면적으로 구현하였다. 설계된 ECC 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과 49,271 GE로 구현되었고, 최대 345 MHz의 동작 주파수를 갖는다. 스칼라 점 곱셈에 490,699 클록 사이클이 소요되며, 최대 동작 주파수에서 1.4 msec의 시간이 소요된다.

• 컴퓨터교육학회논문지
• /
• 제5권4호
• /
• pp.43-52
• /
• 2002

최근 들어 이진 영상에 대해서 적용될 수 있는 이진 웨이블렛이 제안되었다. 이진 영상에 대한 이진 웨이블렛 변환은 영상 압축, 에지 검출, 인식 등의 응용에서 이진 영상에 대한 실수 웨이블렛 변환 방법을 대치하여 사용될 수 있다. 그러나 이진 웨이블렛 복원 과정에서 행렬 연산에 의한 곱셈을 통하여 이루어져서 많은 계산량을 요구하기 때문에 실제의 응용에 적합하지 않다. 본 논문에서는 행렬 곱셈에 의한 이진 웨이블렛 복원 방법 대신에 필터링 연산에 의한 복원 방법을 제안한다. $N{\times}N$ 영상을 복원할 때, 기존의 방법이 $2N^3$ 개의 곱셈과 $2N(N-1)^2$ 개의 덧셈이 필요한 반면, 제안한 방법은 필터의 길이가 M일 때, $2MN^2$ 개의 곱셈과 $2(M-1)N^2$ 개의 덧셈을 요구한다. 일반적으로 필터의 길이 M은 영상의 크기 N에 비해서 매우 작으므로, 제안한 방법은 이진 웨이블렛 복원시, 기존의 행렬 곱셈을 이용한 방법에 비해서 계산량을 크게 줄일 수 있다.

• 한국통신학회논문지
• /
• 제33권12B호
• /
• pp.1103-1111
• /
• 2008

라우터는 입력되는 패킷을 인터넷 주소 검색을 통하여 패킷의 목적지로 향하는 포트로 포워딩하는 역할을 하는데, 입력되는 속도와 같은 속도로 패킷을 포워딩하기 위해서는 매우 빠른 검색을 제공할 필요가 있다. 본 논문에서는 이진 검색을 이용한 IP 주소 검색구조에 대해 연구하였다. 대부분의 이진 검색 알고리즘들은 균형 이진 검색을 진행하지 않아 과도한 메모리 접근을 야기함으로써 검색속도가 느린 단점이 있다. 한편 영역분할을 이용한 이진 검색 알고리즘은 매우 빠른 검색 성능을 보이지만, 메모리 요구량이 크다는 단점이 있다. 본 논문에서는 영역분할 이진 검색에서 불필요한 엔트리와 항목을 삭제함으로써 라우팅 테이블의 크기를 최적화하여 메모리 요구량을 감소시키는 방법에 대하여 연구하였다. 이러한 최적화를 통하여 프리픽스의 개수와 비슷하거나 적은 수의 엔트리를 갖는 영역분할 이진 검색 라우팅 테이블을 구성할 수 있음을 보였다. 실제 사용되는 다양한 크기의 라우팅 테이블을 이용하여 영역분할 이진 검색의 원래 구조와 최적화된 구조의 검색 성능을 비교하였으며, 다른 여러가지 이진 검색 알고리즘과의 성능을 비교하였다.

• 센서학회지
• /
• 제29권2호
• /
• pp.82-88
• /
• 2020

In this paper, we propose a complementary metal-oxide semiconductor (CMOS) binary image sensor with a gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector using a double-tail comparator for high-speed and low-power operations. The GBT photodetector is based on a PMOSFET tied with a floating gate (n+ polysilicon) and a body that amplifies the photocurrent generated by incident light. A double-tail comparator compares an input signal with a reference voltage and returns the output signal as either 0 or 1. The signal processing speed and power consumption of a double-tail comparator are superior over those of conventional comparator. Further, the use of a double-sampling circuit reduces the standard deviation of the output voltages. Therefore, the proposed CMOS binary image sensor using a double-tail comparator might have advantages, such as low power consumption and high signal processing speed. The proposed CMOS binary image sensor is designed and simulated using the standard 0.18 ㎛ CMOS process.

• 한국전자통신학회논문지
• /
• 제6권4호
• /
• pp.539-544
• /
• 2011

적당한 정수 $n({\geq}1)$에 대하여 2-valued 자기상관관계를 갖는 주기가 $2^n-1$인 균형 이진 수열(balanced binary sequences)은 대역확산 통신 시스템(spread-spectrum communication system)에서 많이 응용되고 있다. 본 논문에서는 르장드르 수열에 의해 구성되는 새로운 3-valued 비선형 이진 수열을 제안한다. 이 수열은 유한체 위에서 트레이스를 이용해 생성하는 가장 우수한 수열인 m-수열, GMW 수열, Kasami 수열, No 수열을 모두 포함한다. 제안된 수열은 Klapper에 의해 제안된 이차형식 수열보다 더 낮은 상호상관관계를 갖는다.

• 한국정보교육학회:학술대회논문집
• /
• 한국정보교육학회 2011년도 동계학술대회
• /
• pp.253-259
• /
• 2011

지식의 생성과 공유, 활용능력이 국가경쟁력의 기반이 되는 사회에서 컴퓨터는 핵심적인 역할을 하고 있으며 이런 컴퓨터 교육의 중요성과 필요성은 당연하다고 할 수 있다. 본 논문에서는 컴퓨터 과학교육의 기초인 바이너리 시스템에 대한 교육의 필요성을 알아보고 초등학교 현장에서의 바이너리 시스템 교육 실태를 파악한 후 초등학교 현장에서 사용할 수 있는 컨텐츠를 구상하여 효과적인 바이너리 시스템 교육의 방안을 모색하는데 도움이 되고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.365-368
• /
• 2001

This paper described a design and implementation of the division/square-root for a redundant floating point binary number using high-speed quotient selector. This division/square-root used the method of a redundant binary addition with 25MHz clock speed. The addition of two numbers can be performed in a constant time independent of the word length since carry propagation can be eliminated. We have developed a 16-bit VLSI circuit for division and square-root operations used extensively in each iterative step. It peformed the division and square-root by a redundant binary addition to the shifted binary number every 16 cycles. Also the circuit uses the nonrestoring method to obtain a quotient. The quotient selection logic used a leading three digits of partial remainders in order to be implemented in a simple circuit. As a result, the performance of the proposed scheme is further enhanced in the speed of operation process by applying new quotient selection addition logic which can be parallelly process the quotient decision field. It showed the speed-up of 13% faster than previously presented schemes used the same algorithms.