• 로봇학회논문지
• /
• 제4권1호
• /
• pp.1-9
• /
• 2009

Radio Frequency Identification (RFID) is an automatic identification method. Information such as identification, logistics history, and specification of products are written and stored into the memory of RFID tags (that is, transponders), and retrieved through RF communication between RFID reader device and RFID tags. RFID systems have been applied to many fields of transportation, industry, logistics, environment, etc in order to improve business efficiency and reduce maintenance cost as well. Recently, some research results are announced in which RFID devices are combined with other sensors for mobile robot localization. In this paper, design of multi-protocol baseband for RFID reader device is proposed, and the baseband modem is implemented into SoC (System On a Chip). The baseband modem SoC for multi-protocol RFID reader is composed of several IP (Intellectual Property) blocks such as multi-protocol blocks, CPU, UART(Universal Asynchronous Receiver and Transmitter), memory, etc. As a result, the SoC implemented with FPGA(Field Programmable Gate Array) is applied to real product. It is shown that the size of RFID Reader module designed with the FPGA becomes smaller, and the SoC chip price for the same function becomes cheap. In addition, operation performance could be the same or better than that of the product with no SoC applied.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.124-131
• /
• 2014

본 논문은 무선 개인영역네트워크 환경에서 중계 프로토콜 기능을 가진 시분할다중접속방식(TDMA)의 적응형 기저대역 중계모뎀을 설계한 내용을 기술한다. 설계한 기저대역 중계모뎀은 마스터 동기 신호에 의해 제어되며 최대 14홉의 중계 네트워크를 구성할 수 있다. 효과적인 데이터 중계 통신을 위해 단일포트 메모리에서 우선권을 사용하여 내부 버퍼 설계를 최적화하였다. 그리고 메모리 버스 제어기는 합성된 게이터 수를 최소화시킬 수 방법으로 설계하였다. 협대역 TDMA 중계 통신의 동기 기능을 구현하기 위하여 네트워크 슬롯 동기회로와 프레임 동기회로를 분리하여 게이트수를 줄였다. 이 방법을 사용하여 9만 게이트의 Xilinx FPGA XC6SLX9에서 약 37%(34,000게이트)를 사용하였다. 32비트 싱크워드를 사용한 1024비트 프레임의 통신 수신율은 약 96.4%이다. 설계된 기저대역 중계모뎀을 사용하여 14홉의 중계에서 측정한 최대전송지연시간은 230.4ms이다.

• 융합신호처리학회논문지
• /
• 제5권4호
• /
• pp.325-332
• /
• 2004

본 논문에서는 DSSS-QPSK 베이스밴드 모뎀의 수신부를 단순화한 구조를 제안한다. 일반적인 수신기 구조는 정합 필터, 역확산기, DQPSK 디코더, 그리고 DLL(Delay Locked Loop) 부분으로 나누어진다. 본 논문에서는 정합 필터와 역확산기 구조가 비슷하다는 것을 이용하여 역확산기 부분에서 하는 역할을 정합 필터에서 담당하게 하였다. 이로 인하여 수신부에서의 연산량이 감소하였고 수신부 구조가 단순화되었다. 이러한 결과는 고속모뎀의 설계에 대단히 중요한 역할을 한다. 그리고 제안한 구조를 이용한 시뮬레이션과 실험을 통해 제안한 방법으로 수신부를 설계할 경우 연산속도가 증가하고 전반적인 구조 단순화를 얻을 수 있음을 보였다.

• 전자공학회논문지A
• /
• 제32A권1호
• /
• pp.1-13
• /
• 1995

In this paper, a specification for wireless LAN MODEM using direct sequence spread spectrum (DS/SS) technique is presented. Some algorithms and hardware architectures for an efficient implementation of the DS/SS MODEM are suggested. In the method, all baseband signal processing are done digitally for single chip implementation. Schemes of DQPSK baseband modulation/demodulation, despreading with digital matched filter, digital timing recovery, and efficient carrier sensing are among the discussed algorithms. We also performed various kinds of simulations to evaluate the system performance and to extract parameters for hardware implementation. In addition, the pictorial view of ASIC of the SS MODEM is also shown.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 추계종합학술대회
• /
• pp.257-262
• /
• 1998

본 논문에서는 DSP(Digital Signal Processor)를 이용해 INMARSAT-M 위성통신용 단말기 중의 변ㆍ복조부를 설계하였다. R-RC(ROOt Raised Cosine) 필터에 의해 대역제한된 OQPSK 파형의 발생과 디지털 정합필터(Matched filter)를 이용한 OQPSK 복조, 부호율 1/2이고 구속장이 7인 길쌈부호기 및 클록 복구(Clock recovery)의 구현 알고리즘을 C언어와 어셈블리어로 작성하고, 모뎀을 실제 제작하여 변조기능, 복조기능으로 나누어서 동작 특성을 살펴보았다.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.60-63
• /
• 2009

본 논문에서는 2.3-2.7GHz의 WiMAX용 TDD 중계기의 송수신 안테나 제어를 위해서 상향링크 구간과 하향링크 구간에 대한 구분 신호를 생성하는 모듈을 설계 및 구현하였다. RF 처리부와 Baseband 처리부로 나뉘어 설계하였으며, 본 회로의 기능은 WiMAX 신호와 시간 동기를 맞추고, 상향링크 구간과 하향링크 구간에 대한 구분 신호를 생성하는 것이므로, RF 처리부에는 수신경로만 구현되어 있다. 또한 RF 처리부의 대부분을 하나의 칩으로 제작하여 설계 면적을 최소화 하였으며, WiMAX 신호의 Preamble과 DL-MAP 정보를 검출하기 위해서 WiMAX Modem을 사용하여 Baseband 처리부를 설계하였다. 본 설계는 국내외의 2.3-2.7GHz WiMAX 신호에 대해 모두 처리가 가능하다.

• Journal of Communications and Networks
• /
• 제13권1호
• /
• pp.70-76
• /
• 2011

This paper presents the unified user equipment (UE) baseband modulation and demodulation (modem) hardware platform architecture to support multiple radio access technologies. In particular, this platform selectively supports two systems; one is HEDGE system, which is the combination of third generation partnership project (3GPP) Release 7 high speed packet access evolution (HSPA+) and global system for mobile communication (GSM)/general packet radio service (GPRS)/enhanced data rates for GSM evolution (EDGE), while the other is LEDGE system, which is the combination of 3GPP Release 8 long term evolution (LTE) and GSM/GPRS/EDGE. This is done by applying the flexible pin multiplexing scheme to a hardwired pin mapping process. On the other hand, to provide stable connection, high portability, and high debugging ability, the stacking structure is employed. Here, a layered board architecture grouped by functional classifications is applied instead of the conventional one flatten board. Based on this proposed configuration, we provide a framework for the verification step in wireless cellular communications. Also, modem function/scenario test and inter-operability test with various base station equipments are verified by system requirements and scenarios.

• 한국항공우주학회지
• /
• 제34권1호
• /
• pp.110-115
• /
• 2006

과학기술위성2호(STSAT-2)는 우리기술에 의해 만들어지는 KSLV 발사체에 실리는 첫 위성이다. 현재 STSAT-2의 관제를 위한 지상관제용 제어시스템(GBC)은 EM(Engineering Model)개발이 완료되어 성능검증 까지 마친 상태이며 최종 납품모델을 제작 중에 있다. GBC는 크게 2가지 기능을 가지는데 하나는 지상 수신안테나들(1.5M, 3.7M, 13M)과 관제컴퓨터들 사이에 연결패스를 자동으로 만들어 주는 것과 다른 하나는 위성과 데이터를 송수신 하는 것이다. GBC는 거의 모든 기능 (MODEM, PROTOCOL, GBC system control)을 FPGA에 담고 있다. GBC의 FPGA에 구현되어있는 MODEM은 두 개의 uplink FSK modulators(1.2[kbps], 9.6[kbps])와 여섯개의 downlink FSK demodulators(9.6[kbps], 38.4[kbps])로 구성되어있다. 과학기술위성 2호의 GBC는 물리적으로 과학기술위성 1호의 관제 시스템보다 매우 작아졌으며 기능은 더 풍부해진 특징을 가지고 있다. 이 논문은 GBC의 구조, 성능, 실험결과에 관한 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2637-2639
• /
• 2002

This paper presents the design and implementation of a baseband Modem using DSP that supports a wireless LAN. It is implemented with DSP and D/A and A/D Converters in baseband and tested without using IF and RF modules. In this paper, we have used the matched filler and DLL(delay lock loop) for synchronization. And the matched filter and the carrier recovery are directly connected. Therefore, the proposed architecture is very simple and the operation of DSP becomes fast.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.5-8
• /
• 2001

SSB(Single Sideband) modulation scheme is high bandwidth efficient method in the mobile communication system compared with present DSB(Double Sideband) modulation scheme. Using the othogonality between inphase PN code and Hilbert transformed quadrature PN code, we propose phase estimation structure that enables coherent demodulation in the reverse link basestation receiver Several system characteristics, bit error rate and phase error variance, are simulated and compared with balanced QPSK DS/CDMA system. To verify system performance, SSB/BPSK-DS/CDMA test board is implemented using FPGA chips.