• 제목/요약/키워드: available capacitance increasing scheme

검색결과 1건 처리시간 0.015초

두 개의 이득 값을 가지는 전압제어발진기를 이용하여 유효 커패시턴스를 크게 하는 위상고정루프 (An Available Capacitance Increasing PLL with Two Voltage Controlled Oscillator Gains)

  • 장희승;최영식
    • 전자공학회논문지
    • /
    • 제51권7호
    • /
    • pp.82-88
    • /
    • 2014

  • 본 논문에서는 두 개의 이득 값을 가지는 전압제어발진기를 이용하여 루프필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 양/음의 두 개의 이득 값을 가지는 전압제어발진기로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

  • https://doi.org/10.5573/ieie.2014.51.7.082 인용 PDF KSCI