• 대한전자공학회논문지
• /
• 제25권9호
• /
• pp.1115-1124
• /
• 1988

A two-dimensional systolic array for fast Fourier transform, which has a regular and recursive VLSI architecture is presented. The array is constructed with identical processing elements (PE) in mesh type, and due to its modularity, it can be expanded to an arbitrary size. A processing element consists of two data routing units, a butterfly arithmetic unit and a simple control unit. The array computes FFT through three procedures` I/O pipelining, data shuffling and butterfly arithmetic. By utilizing parallelism, pipelining and local communication geometry during data movement, the two-dimensional systolic array eliminates global and irregular commutation problems, which have been a limiting factor in VLSI implementation of FFT processor. The systolic array executes a half butterfly arithmetic based on a distributed arithmetic that can carry out multiplication with only adders. Also, the systolic array provides 100% PE activity, i.e., none of the PEs are idle at any time. A chip for half butterfly arithmetic, which consists of two BLC adders and registers, has been fabricated using a 3-um single metal P-well CMOS technology. With the half butterfly arithmetic execution time of about 500 ns which has been obtained b critical path delay simulation, totla FFT execution time for 1024 points is estimated about 16.6 us at clock frequency of 20MHz. A one-PE chip expnsible to anly size of array is being fabricated using a 2-um, double metal, P-well CMOS process. The chip was layouted using standard cell library and macrocell of BLC adder with the aid of auto-routing software. It consists of around 6000 transistors and 68 I/O pads on 3.4x2.8mm\ulcornerarea. A built-i self-testing circuit, BILBO (Built-In Logic Block Observation), was employed at the expense of 3% hardware overhead.

• 한국정보처리학회논문지
• /
• 제4권3호
• /
• pp.811-820
• /
• 1997

대용량의 저장 공간과 고속 통신망을 갖춘 고성능 저장 장치를 필요로 하는 멀티미디어 응용에서는 데이터 전달 속도와 입출력 성능을 향상시키기 위해 디스크 배열이 사용되고 있다. 디스크 배열은 구성 방법및 데이터 할당 방법등에 따라 성능의 차이를 보이므로 디스크 배열을 설계 할 때 해당 응용에 적합한 디스크 배열 특성 변수가 결정되어야 한다. 본 논문에서는 소규모 VOD 시스템의 저장 서버로서 사용될 디스크 배열의 구조를 결정하기 위한 연속 매체 파일 시스템의 데이터 불럭 크기와 입출력 요구의 크기가 주어질 때 디스크 배열 구성 디스크수, 디스크 배열 구성과 디클러스터링 정도를 권장하기 위해 시뮬레이션을 통해 성능을 평가하였다. 시뮬레 이션을 통해 6Mbps의 MPEG-2파일을 제공하는 디스크 배열의 구조는 스트라이핑 단위가 64-KB 이며, 데이터 불럭이 연속 배치되어 있는 5개의 디스크로 구성된 RAID-5가 가장 적합한 것으로 나타났다.

• 비파괴검사학회지
• /
• 제35권6호
• /
• pp.389-397
• /
• 2015

Recently, wave propagation imaging based on laser scanning-generated elastic waves has been intensively used for nondestructive inspection. However, the proficiency of the conventional software based system reduces when the scan area is large since the processing time increases significantly due to unavoidable processor multitasking, where computing resources are shared with multiple processes. Hence, the field programmable gate array (FPGA) was introduced for a wave propagation imaging method in order to obtain extreme processing time reduction. An FPGA board was used for the design, implementing post-processing ultrasonic wave propagation imaging (UWPI). The results were compared with the conventional system and considerable improvement was observed, with at least 78% (scanning of $100{\times}100mm^2$ with 0.5 mm interval) to 87.5% (scanning of $200{\times}200mm^2$ with 0.5 mm interval) less processing time, strengthening the claim for the research. This new concept to implement FPGA technology into the UPI system will act as a break-through technology for full-scale automatic inspection.

• 소성∙가공
• /
• 제18권4호
• /
• pp.310-316
• /
• 2009

Micro lens array(MLA) is widely used in information technology(IT) industry fields for various applications such as a projection display, an optical power regulator, a micro mass spectrometer and for medical appliances. Recently, MLA have been fabricated and developed by using a reflow method having the processes of micro etching, electroplating, micro machining and laser local heating. Laser thermal relaxation method is introduced in marking of microdots on the surface of densified glass. In this paper, we have proposed a new direct fabrication process using UV laser local thermal-expansion(UV-LLTE) and investigated the optimal processing conditions of MLA on the surface of negative photo-resist material. We have also studied the 3D shape of the micro lens obtained by UV laser irradiation and the optimal process conditions. And then, we made chrome mold by electroplating. After that, we made MLA using chrome mold by hot embossing processing. Finally, we have measured the opto-physical properties of micro lens and then have also tested the possibility of MLA applications.

• 융합신호처리학회논문지
• /
• 제8권4호
• /
• pp.293-296
• /
• 2007

본 논문에서는 벡터 미디언 값을 계산하기 위한 시스톨릭 어레이 구조의 벡터 미디언 필터 구조를 제안하였다. 컬러영상처리에서 벡터 신호는 빨강, 녹색 파랑의 3개의 요소로 이루어져 있다. 벡터 미디어 필터는 빨강, 녹색 파랑 요소로 이루어진 벡터 신호들 중에서 벡터 신호를 크기 순서대로 나열하였을 때 가운데 값을 갖는 벡터 신호를 구하는 필터로, 컬러 영상처리에서 기본적으로 많이 사용되는 필터이다. 벡터 신호가 N 개가 있을 때, 지금 까지 제안된 구조에서는(3N+1) 클럭이 필요하나, 제안된 구조에서는 (N+2) 클럭이 소요된다. 그리고 기존의 구조에서는 N 개의 입력 벡터 신호는 미디언 필터에 병렬로 입력되어야 하나 제안된 구조에서는 입력 신호는 직렬로 인가된다. FPGA를 사용하여 구현하였다.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1164-1170
• /
• 2011

본 논문에서는 컴퓨터 집적 영상에서의 정교한 요소 영상 추출 및 전처리 기술에 대해 제안한다. 전처리 기술은 영상 복원 과정 전에 영상의 왜곡 및 잡음을 제거하는 기술이다. 픽업 과정에서 발생된 왜곡 및 잡음은 주로 회전 왜곡으로, 복원된 영상의 화질을 저하시킨다. 이 문제점을 극복하기 위해서 요소 영상 추출 및 전처리 방법을 제안하고, 이를 통하여 왜곡 및 잡음이 영상 복원 과정에 미치는 영향에 대해서 설명하였다. 광학 및 컴퓨터 실험을 통하여 교정 전, 후의 복원 영상의 특성을 비교하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권10호
• /
• pp.107-116
• /
• 2012

서로 연결된 데이터들의 의미를 컴퓨터가 이해하여 자동으로 처리할 수 있는 시맨틱 기술의 보급이 확산되고 있다. 시맨틱 웹에서 데이터에 대한 처리는 데이터 자체에 대한 접근뿐만 아니라 데이터 상호간의 연관성 즉, 데이터 상호간의 의미에 대한 이해와 접근을 중요시 하고 있다. 시맨틱 웹의 데이터와 그 연관성을 표현하기 위해 W3C에서는 RDF를 표준 형식으로 제정하였으며 RDF로 표현된 데이터에 대한 질의 처리를 지원하기 위해 여러 RDF 질의어가 제안되었으나 시맨틱 연관성을 고려한 질의어 정의와 이에 관련한 질의 처리 기법은 계속적인 연구가 필요한 분야이다. 본 논문에서는 RDF 질의 처리를 위해 소개된 접미사 배열 기반의 인덱싱 기법을 기반으로 시맨틱 연관성의 대표적 유형인 ${\rho}$-path 질의를 처리하기 위한 방법을 제안한다. 제안된 질의 처리 방법의 성능 평가를 위해 다른 두 가지 형태의 처리 방법을 구현하여 실험적으로 비교하였다. 평균 질의 처리 시간 측정을 통해 제안 기법이 다른 두 가지 처리 방법에 비해 각각 약 1.8~2.5배와 3.8~11배의 우수한 처리 성능을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.277-280
• /
• 2002

This paper analyze the characteristics of three multipliers in finite fields GF(2m) from the point of view of processing time and area complexity. First, we analyze structure of three multipliers; 1) LSB-first systolic array, 2) LFSR structure, and 3) CA structure. To make performance analysis, each multiplier was modeled in VHDL and was synthesized for FPGA implementation. The simulation results show that LFSR structure is best from the point of view of area complexity, and LSB systolic array is best from the point of view of processing time per clock.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (하)
• /
• pp.1237-1240
• /
• 2001

최근 제품의 초소화와 반도체의 고집적화로, 작은 크기로 많은 리드를 제공하기 위해, 부품 밑면에 격자형태로 볼이 배열되어 있는 BGA나 CSP부품들이 최근 많이 이용되고 있다. 하지만, BGA는 한번 PCB에 장착되면, 볼 외관검사가 원천적으로 불가능하므로, 부품을 장착하기 전에 볼 품질의 검사와 부품의 정밀한 위치 및 각도의 측정이 요구된다. 본 논문에서는 BGA부품의 위치 및 각도를 추출하기 위한 방법과 볼을 검사하기 위한 알고리즘을 소개한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.647-650
• /
• 1988

This paper proposes and sketches out a new parallel architecture of transputer-based pyramidal parallel array computer (TPPAC) used to process computationally intensive problems for geometric processing applications such as computer vision, image processing etc. It explores how efficiently the pyramid computer architecture is designed using transputer chips, and poses a new interconnection scheme for TPPAC without using additional transputers.