• 제목/요약/키워드: a temporal associative memory

검색결과 17건 처리시간 0.032초

시변패턴의 저장과 인식을 위한 On-line 연상 메모리의 설계 (On-line Associative Memory Design For Temporal Pattern Storage and Classification)

  • 여성원;이종호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1996년도 하계학술대회 논문집 B
    • /
    • pp.1395-1397
    • /
    • 1996
  • Many of the existing neural associative memories are trained and recalled in separate modes and are not suitable for temporal pattern storage and classification in that user must specify the time and length of input patterns. In this paper, a new on-line temporal associative memory model is presented. This memory is structured in layers of neurons and each neuron has limited number of weights so that calculation complexity can be considerably reduced and processing of patterns can be achieved in real time.

  • PDF

Fast NAND Flash Memory System for Instruction Code Execution

  • Jung, Bo-Sung;Kim, Cheong-Ghil;Lee, Jung-Hoon
    • ETRI Journal
    • /
    • 제34권5호
    • /
    • pp.787-790
    • /
    • 2012
  • The objective of this research is to design a high-performance NAND flash memory system containing a buffer system. The proposed instruction buffer in the NAND flash memory consists of two parts, that is, a fully associative temporal buffer for temporal locality and a fully associative spatial buffer for spatial locality. A spatial buffer with a large fetching size turns out to be effective for serial instructions, and a temporal buffer with a small fetching size is devised for branch instructions. Simulation shows that the average memory access time of the proposed system is better than that of other buffer systems with four times more space. The average miss ratio is improved by about 70% compared with that of other buffer systems.

확장된 퍼지인식맵을 이용한 고장진단 시스템의 설계 (Design of fault diagnostic system by using extended fuzzy cognitive map)

  • 이쌍윤;김성호;주영훈
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
    • /
    • pp.860-863
    • /
    • 1997
  • FCM(Fuzzy Cognitive Map) is a fuzzy signed directed graph for representing causal reasoning which has fuzziness between causal concepts. Authors have already proposed FCM-based fault diagnostic scheme. However, the previously proposed scheme has the problem of lower diagnostic resolution. In order to improve the diagnostic resolution, a new diagnostic scheme based on extended FCM which incorporates the concept of fuzzy number into FCM is developed in this paper. Furthermore, an enhanced TAM(Temporal Associative Memory) recall procedure and pattern matching scheme are also proposed.

  • PDF

고성능 데이터 캐시 메모리 구조 (High Performance Data Cache Memory Architecture)

  • 김홍식;김정길
    • 한국산학기술학회논문지
    • /
    • 제9권4호
    • /
    • pp.945-951
    • /
    • 2008
  • 공간적 지역성(spatial locality) 및 시간적 지역성(temporal locality)을 동시에 향상시킬 수 있는 새로운 고성능 데이터 캐시 구조를 제안한다. 제안된 캐시 메모리는 하드웨어 프리패치 유닛과 큰 블록 크기를 갖는 직접사상(DM: direct mapped) 캐시와 작은 블록 크기를 갖는 완전 사상(FA: fully associative) 캐시의 하위 캐시 유닛으로 구성된다. 공간적 지역성은 블록 데이터를 패치하여 직접 사상 캐시에 저장함으로써 보장되며, DM 캐시 히트가 발생한 경우에 그 이웃 데이터 블록을 프리패치 함으로써 최적화 된다. 시간적 지역성은 작은 블록 데이터가 DM 캐시로부터 제거 될때 그 블록의 과거 기록에 따라서 중요한 데이터는 완전사상 캐시에 저장함으로써 보장된다. Spec2000 벤치 마크 프로그램에 대한 실험 결과에 의하면 제안된 캐시 구조는 비슷한 크기의 직접사상 캐쉬, 4웨이 연관사상(4 way set associative cache) 및 SMI(selective-mode intelligent cache) 캐쉬 [8]등의 기존의 구조에 비해서 미스 비율(miss rate)을 평균적으로 $12.53\sim23.62%$ 그리고 AMAT(average memory access time)를 평균적으로 $14.67\sim18.60%$ 줄일 수 있음을 증명하였다.

명령어 플래시 메모리를 위한 고성능 이중 버퍼 시스템 설계 (The Instruction Flash memory system with the high performance dual buffer system)

  • 정보성;이정훈
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권2호
    • /
    • pp.1-8
    • /
    • 2011
  • NAND형 플래시 메모리는저전력, 저렴한 가격, 그리고 대용량 저장매체로 하드디스크 대용을 위하여 많은 연구가 이루어지고 있다. 특히 기존의 캐쉬 구조인 버퍼 시스템을 이용한 플래시 메모리의 성능향상 연구가 이루어지지만 대부분이 데이터 관련 연구이다. 따라서 본 연구에서는 기존의 캐쉬 구조의 버퍼를 이용한 고성능 명령어 플래시 메모리를 구현하였다. 제안된 명령어 플래시 메모리 시스템은 분기 명령어를 위한 시간적 버퍼(victim buffer), 명령어의 대표적인 특징인 순차적 인출을 위한 공간적 버퍼(spatial buffer)로 이루어져 있다. 즉, 제안된 명령어 플래시 메모리의 공간적 버퍼는 큰 페칭 크기를 가지므로 명령어의 순차적 인출에 효과적이며, 작은 페칭 크기를 가지는 시간적 버퍼는 공간적 버퍼에 참조된 명령어를 저장하게 되므로 다시 참조를 위한 분기 명령어에 효과적이다. 시뮬레이션 결과 평균 접근 실패율의 경우 미디어 응용군에 대해 4배 크기의 2-웨이 버퍼, 희생 버퍼, 그리고 2배 크기의 완전연관 버퍼에 비해 평균 77% 감소 효과를 얻을 수 있었다.

NAND 플래시 메모리에서 쓰기/지우기 연산을 줄이기위한 버퍼 관리 시스템 (The buffer Management system for reducing write/erase operations in NAND flash memory)

  • 정보성;이정훈
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권10호
    • /
    • pp.1-10
    • /
    • 2011
  • NAND 플래시 메모리는 저전력, 저렴한 가격, 그리고 대용량임에도 불구하고 페이지 단위의 쓰기 및 블록 단위의 지우기 연산은 큰 문제점을 가지고 있다. 특히 NAND 플래시 메모리 특성상 덮어쓰기가 불가능하므로 쓰기동작 후 수반되는 지우기 동작은 전체 성능저하의 원인이 된다. 기존의 NAND 플래시 메모리를 위한 SRAM 버퍼는 간단하면서도 NAND 플래시 메모리의 쓰기 동작을 효과적으로 줄여줄 수 있을 뿐 아니라 빠른 접근 시간을 보장 할 수 있다. 본 논문에서는 작은 용량의 SRAM을 이용하여 NAND 플래시 메모리의 가장 큰 오버헤드인 지우기/쓰기 동작을 효과적으로 줄일 수 있는 버퍼 관리 시스템을 제안한다. 제안된 버퍼는 큰 페칭 크기를 가지는 공간적 버퍼와 작은 페칭 크기를 가지는 시간적 버퍼인 완전연관 버퍼로 구성된다. 시간적 버퍼는 공간적 버퍼에서 참조된작은 페칭을 가지며, NAND 플래시 메모리에서 쓰기 및 지우기 수행시 시간적 버퍼내에 존재하는 같은 페이지 혹은 블록에 포함된 페칭 블록을 찾아 동시에 처리한다. 따라서 NAND 플래시 메모리에서 쓰기 및 지우기 동작을 획기적으로 줄였다. 시뮬레이션 결과에 따르면 제안된 NAND 플래시 메모리 버퍼 시스템은 2배 크기의 완전연관 버퍼에 비해 접근 실패율 관점에서는 높았지만, 쓰기 동작과 지우기 동작은 평균적으로 각각 58%, 83% 정도를 줄였으며, 결론적으로 평균 플래시 메모리 접근 시간은 약 84%의 성능 향상을 이루었다.

모호성을 포함하고 있는 시계열 패턴인식을 위한 새로운 모델 RFAM과 그 응용 (A Novel Model, Recurrent Fuzzy Associative Memory, for Recognizing Time-Series Patterns Contained Ambiguity and Its Application)

  • 김원;이중재;김계영;최형일
    • 정보처리학회논문지B
    • /
    • 제11B권4호
    • /
    • pp.449-456
    • /
    • 2004
  • 본 논문에서는 모호성을 포함하고 있는 시계열 패턴인식을 위한 새로운 인식모델인 순환퍼지기억장치를 제안한다. 순환퍼지기억장치는 기존의 퍼지기억장치에 순차적인 입력패턴를 처리하고 시간적 관련성을 표현할 수 있는 순환층을 추가함으로써 확장된 모델이다. 본 논문에서 제안하는 순환퍼지기억장치는 입력과 출력사이의 관련정도를 설정하기 위해 헤비안 방식의 학습알고리즘을 사용한다. 그리고 순환퍼지기억장치의 순환층에 필요한 가중치를 학습하기 위해서 오류역전파 알고리즘을 이용한다. 본 논문에서는 제안하는 모델을 음성신호의 경계를 추출하는 문제에 적용하여 성능을 평가한다.

버퍼 시스템을 내장한 새로운 플래쉬 메모리 패키지 구조 및 성능 평가 (A New Flash Memory Package Structure with Intelligent Buffer System and Performance Evaluation)

  • 이정훈;김신덕
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제32권2호
    • /
    • pp.75-84
    • /
    • 2005
  • 이 연구는 공간적/시간적 지역성의 효과론 이용하기 위하여 SRAM 버퍼를 사용하는 고성능 NAND-Type 플래쉬 메모리 패키지의 설계에 관한 것이다. 제안된 SRAM 버퍼를 내장한 새로운 NAND형 플래쉬 메모리 패키지 구조는 크게 세 부분으로 구성되어 있다. 즉, 작은 블록 크기의 완전 연관 희생 버퍼(victim buffer)와 큰 블록 크기를 지원하는 완전 연관 공간 버퍼(spatial buffer), 그리고 동적 페칭 유닛(dynamic fetching unit)으로 구성되어 있다. 제안하는 새로운 NAND 형 플래쉬 메모리 패키지는 기존의 NAND형 플래쉬 메모리 구조와 비교할 때 매우 뛰어난 성능 향상 및 저 전력 소비를 이끌어낼 수 있다. 시뮬레이션 결과에 따르면 제안된 NAND 플래쉬 메모리 패키지는 기존의 NAND 플래쉬 메모리와 비교하여 접근 실패율에서는 70%, 평균 메모리 접근 시간에서는 67%의 감소 효과를 보여준다. 더욱이 주어진 크기(e.g., 3KB)의 SRAM 버퍼를 이용한 제안된 패키지는 여덟 배 크기의 직접 사상 버퍼(e.g., 32KB)를 이용한 패키지 및 두 배 크기의 완전 연관 버퍼(e.g., 8KB)를 이용한 패키지보다도 평균 접근 실패율 및 평균 메모리 접근 시간에서 더욱 우수한 성능 향상을 이끌어낼 수 있다.

Fault Diagnostic System Based on Fuzzy Time Cognitive Map

  • Lee, Kee-Sang;Kim, Sung-Ho
    • Transactions on Control, Automation and Systems Engineering
    • /
    • 제1권1호
    • /
    • pp.62-68
    • /
    • 1999
  • FCM(Fuzzy Cognitive Map) is proposed for representing causal reasoning. Its structure allows systematic causal reasoning through a forward inference. Authors have already proposed a diagnostic system based on FCM to utilized to identify the true origin of fault by on-line pattern diagnosis. In FCM based fault diagnosis, Temporal Associative Memories (TAM) recall of FCM is utilized to identify the true origin of fault by on-line pattern match where predicted pattern sequences obtained from TAM recall of fault FCM models are compared with actually observed ones. In engineering processes, the propagation delays are induced by the dynamics of processes and may vary with variables involved. However, disregarding such propagation delays in FCM-based fault diagnosis may lead to erroneous diagnostic results. To solve the problem, a concept of FTCM(Fuzzy Time Cognitive Map) is introduced into FCM-based fault diagnosis in this work. Expecially, translation method of FTCM makes it possible to diagnose the fault for some discrete time. Simulation studies through two-tank system is carried out to verify the effectiveness of the proposed diagnostic scheme.

  • PDF

4Ghz 고성능 CPU 위한 캐시 메모리 시스템 (Cache memory system for high performance CPU with 4GHz)

  • 정보성;이정훈
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권2호
    • /
    • pp.1-8
    • /
    • 2013
  • 본 논문에서는 4Ghz의 빠른 클럭 속도의 CPU에 적합한 고성능 L1 캐시 메모리 구조를 제안한다. 제안된 캐시 메모리는 빠른 접근 시간을 위한 직접사상 캐시와 시간적 지역성을 고려한 2-way 연관사상 버퍼 그리고 버퍼 선택 테이블로 구성된다. 빠른 접근 시간을 보장하는 직접사상 캐시는 가장 최근 접근한 데이터를 저장하게 된다. 만약에 직접사상 캐쉬로부터 추출되는 데이터가 다시 참조되어질 높은 확률을 가지는 데이터이면 그 데이터들은 2-웨이 연관사상 버퍼로 선택적으로 저장되어 진다. 그리고 고성능과 저전력의 효과를 높이기 위하여 2-웨이 연관사상 버퍼중 하나의 웨이만 선택적으로 먼저 접근되어지며, 이러한 동작은 버퍼 선택 테이블에 의해 선택된다. 시뮬레이션 결과에 따르면, 에너지 소비와 평균 메모리 접근 시간을 고려한 에너지$^*$지연시간에서 두배 이상의 크기를 가지는 직접사상 캐시, 4-웨이 연관사상 캐시 그리고 희생 캐시에 비해 각각 45%, 70% 그리고 75%의 성능향상을 이루었다.