• 제목/요약/키워드: XOR

검색결과 365건 처리시간 0.026초

DCT 영역에서 암호화된 이진 위상 컴퓨터형성 홀로그램을 이용한 반복적 디지털 영상 워터마킹 기술 (An Iterative Digital Image Watermarking Technique using Encrypted Binary Phase Computer Generated Hologram in the DCT Domain)

  • 김철수
    • 한국산업정보학회논문지
    • /
    • 제14권3호
    • /
    • pp.15-21
    • /
    • 2009
  • 본 논문에서는 DCT영역에서 암호화된 이진 위상 컴퓨터형성홀로그램을 이용한 반복적 디지털 영상 워터마킹 기술을 제안하였다. 워터마크 삽입과정은 워터마크로 사용되는 은닉영상 대신 은닉영상을 손실없이 재생할 수 있는 이진 위상 컴퓨터형성홀로그램을 생성하고, 반복적으로 표현한 후, 이를 랜덤하게 발생시킨 이진 위상성분을 가지는 키 영상과의 XOR 연산을 통해 암호화하여 워터마크로 사용한다. 그리고 이 암호화된 워터마크에 가중치 함수를 곱하고, 호스트영상의 DCT 영역에서 DC 성분에 삽입한 후, IDCT를 수행한다. 워터마크의 추출은 워터마킹된 영상과 호스트영상의 DCT 계수 차이를 구하고, 삽입시 적용한 가중치 함수를 나눈 후, 키 영상과의 XOR 연산을 이용하여 복호화한다. 그리고 복호화된 워터마크를 역푸리에 변환하여 은닉 영상을 재생한다. 마지막으로 원래의 은닉영상과 복호화된 은닉영상과의 상관을 통해 워터마크의 존재여부를 결정한다. 제안한 방법은 워터마킹 기술은 이진 값으로 구성된 은닉 영상의 홀로그램 정보를 이용하고, 암호화 기법을 활용하였으므로 기존의 어떠한 워터마킹 기술보다 외부 공격에 안전하고, 견실한 특징을 가지고 있으며, 컴퓨터 시뮬레이션을 통해 그 장점들을 확인하였다.

LED 배열을 이용한 광논리 게이트에 관한 연구 (A Study on the optical logic gate using LED array)

  • 권원현;박한규
    • 한국통신학회:학술대회논문집
    • /
    • 한국통신학회 1984년도 추계학술발표회논문집
    • /
    • pp.25-27
    • /
    • 1984
  • Using LED sources, the system that performs optical logic function of the input data arrays will be presented. Sixteen possible functions of two binary data arrays, such as AND, OR, NOR and XOR are simply obtained in parallel by controlling LED switching mode. Experimental result and some examples of application will be given.

  • PDF

벼선형 FSR과 2D CAT을 이용한 영상 암호화 (Image Encryption using Non-linear FSR and 2D CAT)

  • 남태희;조성진;김석태
    • 한국통신학회논문지
    • /
    • 제34권7C호
    • /
    • pp.663-670
    • /
    • 2009
  • 본 논문에서는 NFSR(Non-linear Feedback Shift Register)과 2D CAT(Two-Dimensional Cellular Automata Transform)를 단계적으로 이용하여 영상을 암호화하는 방법을 제안한다. 암호화 방법은 먼저, NFSR을 이용해서 원 영상의 크기만큼 PN(pseudo noise) 수열을 생성한다. 그리고 생성된 수열을 원 영상과 XOR 연산하여 암호화를 한다. 그 후, 게이트 이 값을 설정하여 2D CAT 기저함수를 생성한다. 생성된 기저함수를 변환된 암호화 영상에 곱하여 2D CAT 암호화를 한다. 마지막으로, 키 공간 분석, 엔트로피 분석 및 민감도 분석을 통해 제안한 방법이 효율적이고 매우 안전함을 검증한다.

디스크 배열 시스템에서의 이중 디스크 오류 허용을 위한 이중 패리티 배치 기법 (Dual Parity Placement Schemes for Tolerating Two Disk Faulures in Disk Array System)

  • 이남규;한탁돈
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제27권9호
    • /
    • pp.803-815
    • /
    • 2000
  • 최근 처리해야 하는 정보의 양의 급속히 배가됨에 따라 디스크 배열(disk array) 시스템에서 사용하는 디스크의 수가 증가되는 경향을 보이고 있다. 그러나 많은 수의 디스크를 이용하여 디스크 배열을 구성하게 되면 디스크 오류 발생 확률을 높이는 결과로 이어지게 된다. 이 논문에서는 많은 수의 디스크를 사용하는 환경에서도 높은 신뢰성을 제공하기 위하여 DH(Diagornal-Horizontal) 기법이라 불리는 두가지 형태의 이중 패리티 배치 기법들을 제안한다 제안한 기법들은 사선 패리티와 수평 패리티를 인코딩하여 이용함으로써 디스크 배열에서 이중 디스크 오류의 복구가 가능하다. DH 기법들의 특징은 알고리즘이 단순하고, N을 임의의 소수라고 할 때 N 또는 N+1개의 디스크를 기반으로 쉽게 구현할 수 있다. 기본적으로 제안하는 기법들은 검사정보 저장을 위해 최적의 디스크 공간을 사용하고, 인코딩이나 디코딩 과정에서 단지 XOR 연산만을 필요로 하기 때문에 하드웨어의 수정 없이 기존의 디스크 배열 시스템에 쉽게 응용할 수 있다. 더욱이 치명적 오류를 방지할 수 있는 두 오류 디스크에 대한 복구 시간은 디코딩에서의 XOR 연산수를 최소화함으로써 신속하게 처리할 수 있다. 결과적으로 제안하는 기법들은 디스크 배열 시스템에서의 치명적 오류 확률을 낮출 수 있는 효과적인 방법이다.

  • PDF

은닉층에 비단조 뉴런을 갖는 결정론적 볼츠만 머신의 학습능력에 관한 연구 (Learning Ability of Deterministic Boltzmann Machine with Non-Monotonic Neurons in Hidden Layer)

  • 박철영
    • 한국지능시스템학회논문지
    • /
    • 제11권6호
    • /
    • pp.505-509
    • /
    • 2001
  • 본 연구에서는 학습기근을 갖는 결정론적 볼츠만 머신의 은닉충 뉴런에 비단조 활성화 함수를 적요한 경위의 학습성능을 XOR 문제와 ADD 학습에 대하여 수지 시뮬레이션을 통하여분석한다. 단조 활성화함수를 사용한 경우와 비교하여 학습 수렴률, 학습안정도, 및 학습 속도에 있어서 성능이 크게 향상됨을 확인하였다. 또한 네트워크의 막전위 분포를 조사함으로서 end-cut-off 타입의 비단조 함수를 이용한 경우에 나타는 다음 층의 뉴런에 영향을 주지 않는 뉴런의 출현, 즉, 신경회로망에 있어서 은닉층 뉴런늬 수을 자율적으로 조정하는것을 확인하였따. 이것은 학습문제에 대하여 네트워크 은닉층 뉴런의 수를 명확하게 결정할수 없는 현재의 상황에 있어서는 새로운 돌파구가 될것으로 기대된다.

  • PDF

An Efficient 5-Input Exclusive-OR Circuit Based on Carbon Nanotube FETs

  • Zarhoun, Ronak;Moaiyeri, Mohammad Hossein;Farahani, Samira Shirinabadi;Navi, Keivan
    • ETRI Journal
    • /
    • 제36권1호
    • /
    • pp.89-98
    • /
    • 2014
  • The integration of digital circuits has a tight relation with the scaling down of silicon technology. The continuous scaling down of the feature size of CMOS devices enters the nanoscale, which results in such destructive effects as short channel effects. Consequently, efforts to replace silicon technology with efficient substitutes have been made. The carbon nanotube field-effect transistor (CNTFET) is one of the most promising replacements for this purpose because of its essential characteristics. Various digital CNTFET-based circuits, such as standard logic cells, have been designed and the results demonstrate improvements in the delay and energy consumption of these circuits. In this paper, a new CNTFET-based 5-input XOR gate based on a novel design method is proposed and simulated using the HSPICE tool based on the compact SPICE model for the CNTFET at the 32-nm technology node. The proposed method leads to improvements in performance and device count compared to the conventional CMOS-style design.

LFSR 구조를 이용한 $AB^2$ 곱셈기 ([ $AB^2$ ] Multiplier based on LFSR Architecture)

  • 전일수;김현성
    • 한국산업정보학회논문지
    • /
    • 제10권3호
    • /
    • pp.57-63
    • /
    • 2005
  • Kim과 Fenn등은 LFSR 구조를 이용한 두 가지 구조의 효율적인 모듈러 AB 곱셈기를 구현하였다. 그들의 구조는 기약다항식으로 모든 계수가 1인 속성의 AOP를 이용함으로서 기존의 곱셈기들보다 효율적인 구조복잡도를 가졌다. 본 논문에서는 Kim의 곱셈기보다 효율적인 공간 복잡도를 가진 LFSR(Linear Feedback Shift Register) 구조 기반의 모듈러 $AB^2$ 곱셈기와 모듈러 지수승기를 제안한다. 본 논문에서 제안한 구조도 Kim의 구조에서와 같이 기약다항식으로 AOP를 사용한다. 시뮬레이션 결과 본 논문에서 제안한 $AB^2$ 곱셈기가 구조복잡도 면에서 Kim의 구조보다 XOR와 AND 게이트의 개수를 약 $50\%$ 정도 줄일 수 있었다. 제안한 구조는 공개키 암호화 시스템을 위한 기본구조로 사용될 수 있을 것이다.

  • PDF