• 한국음향학회지
• /
• 제20권6호
• /
• pp.87-93
• /
• 2001

본 논문에서는 일반적인 코드분할 다중화 시스템을 위해 저자가 제안하였던 유사 역상관기를 변형하여 광대역 코드분할 다중화 시스템에 적합한 수신기를 설계하고, 백색 가우시안 채널 환경에서 성능을 분석하고 있다. 설계된 수신기에서는 판단변수에 포함되어 있는 다중사용자 간섭신호를 분석하여, 송신된 신호의 각 비트에 대응되는 상호상관행렬을 얻게 된다. 이 상호상관행렬을 역변환시킨 후, 기존의 수신기에서 얻어진 판단변수에 적용한다. 이렇게 해서 수신기의 성능을 향상시킬 수 있다. 제안된 수신기는 연속해서 3비트를 받은 후에 바로 검출과정을 수행할 수 있다는 잇점이 있다. 지연시간이나 반송파 위상 오차가 존재하는 상황에서 설계된 수신기의 성능변화를 백색 가우시안 채널에서의 여러 가지 시뮬레이션을 통해서 확인하였다. 그 결과 여기에서 제안한 수신기가 기존 수신기나, 병렬 간섭제거기에 비해 성능이 우수하다는 것을 알 수 있었다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1571-1578
• /
• 1999

본 논문은 Direct Sequence Code Division Multiple Access (DS-CDMA) Wireless Local Loop (WLL) 시스템의 Radio Transceiver Unit (RTU)를 위한 변조기 채널 카드와 변조기 VLSI 칩의 설계 및 구현에 대해서 서술했다. 변조기 채널 카드는 ASIC, FPGA 그리고 DSP를 이용하여 구현하였다. 구현된 변조기 ASIC칩은 ETRI가 제안한 Common Air Interface (CAI) 규격을 따랐고, 동작주파수는 32MHz, 회로의 크기는 40,000 게이트이다. 그리고 $0.6\mu\textrm{m}$ CMOS 공정으로 제작되었다. 본 변조기 ASIC 칩은 4개의 I,Q 채널을 처리할 수 있는 구조로 되어 있고 각 채널은 콘벌루션널 코딩, 블록 인터리빙, 스크램블링, 왈쉬 카버링, Pseudo Noise (PN) 확산 그리고 기저대역 필터링 기능 등을 포함한다. 변조기 채널 카드는 WLL 시스템 내 RTU의 서브 유니트의 하나이며 구현된 변조기 ASIC 및 채널 카드는 실제 WLL 시스템에 실장되어 그 성능 및 기능 요구사항을 만족함을 확인할 수 있었다.

• 한국융합학회논문지
• /
• 제8권7호
• /
• pp.1-6
• /
• 2017

본 논문은 광대역 고주파신호의 주파수를 정확하게 측정하기 위해서 아나로그 디지털변환기(ADC), EP2AGX FPGA와 STM32 프로세서를 이용한 주파수 측정 장치 설계에 대해서 기술하였다. 본 논문에서 사용한 ADC 소자는 샘플링 주파수가 250 MSPS이고 처리주파수 대역폭은 100 MHz 수준으로서 샘플링 주파수가 높아서 일반 컴퓨터나 프로세서에서 직접처리가 힘들어 Altra EP2AGX65 FPGA를 사용하여 주파수 측정 알고리즘을 구현하였다. 측정된 주파수는 실시간으로 방향 탐지 제어기로 보내지며 위상신호와 융합하여 고주파 신호의 입사방위각을 계산한다. 설계한 주파수 측정 장치는 주파수 측정 오차가 0.2 Mhz 수준으로 Anaren DFD-x 보다 오차가 30% 이상 감소하여 전파감시 및 방향 탐지 장치 설계에 크게 기여하리라 판단된다.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1234-1242
• /
• 2004

채널 간격이 균등한 WDM(Wavelength Division Multiplexing) 시스템에서 4-광파 혼합(FWM ; Four-Wave Mixing)의 영향을 가장 많이 받는 중간 채널의 MSSI(Mid-Span Spectral Inversion)를 통한 보상 특성을 채널 입력 전력, 광섬유 분산 계수, 전송 거리 변화에 따라 살펴보았다. MSSI를 위한 전체 전송 링크 중간에 위치한 광 위상 공액기의 비선형 매질로는 광대역 전송을 가능하게 하는 HNL-DSF(Highly Nonlinear Dispersion Shifted fiber)를 사용했다. 우선 변조 파형의 형식에 상관없이 WDM 시스템의 광섬유 분산 계수가 클수록 FWM에 의한 채널 간섭의 영향을 줄일 수 있다는 것과 이 경우 WDM 채널 수에 상관없는 고전력 전송은 변조 파형 형식으로 RZ를 사용함으로써 가능하다는 것을 알 수 있었다. 그러나 WDM 채널 수 변동에 대한 유연한 시스템 구축을 위해서는 변조 파형 형식으로 NRZ를 사용하는 것이 유리하다는 것을 확인하였다.

• 천문학회보
• /
• 제36권1호
• /
• pp.64.1-64.1
• /
• 2011

MIRIS (Multipurpose Infra-Red Imaging System), is a small infrared space telescope which is being developed by KASI, as the main payload of Science and Technology Satellite 3 (STSAT-3). Two wideband filters (I and H) of the MIRIS enables us to study the cosmic infrared background by detecting the absolute background brightness. The narrow band filter for Paschen ${\alpha}$ emission line observation will be employed to survey the Galactic plane for the study of warm ionized medium and interstellar turbulence. The opto-mechanical design of the MIRIS is optimized to operate around 200K for the telescope, and the cryogenic temperature around 90K for the sensor in the orbit, by using passive and active cooling technique, respectively. The engineering and qualification model of the MIRIS has been fabricated and successfully passed various environmental tests, including thermal, vacuum, vibration and shock tests. The flight model was also assembled and is in the process of system optimization to be launched in 2012 by a Russian rocket. The mission operation scenario and the data reduction software is now being developed. After the successful mission of FIMS (the main payload of STSAT-1), MIRIS is the second Korean space telescope, and will be an important step towards the future of Korean space astronomy.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.158-165
• /
• 2013

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1122-1128
• /
• 2020

대역 확장(Bandwidth Extension)이란 채널 용량 부족 혹은 이동통신 기기에 탑재된 코덱의 특성으로 인해 부호화 및 복호화 과정에서 대역 제한(band limited)되거나 손상된 협대역 신호(NB, Narrow Band)를 복원, 확장하여 광대역 신호(WB, Wide Band)로 전환 시켜주는 것을 의미한다. 대역 확장 연구는 주로 음성 신호 위주로 대역 복제(SBR, Spectral Band Replication), IGF(Intelligent Gap Filling)과 같이 고대역을 주파수 영역으로 변환하여 복잡한 특징 추출 과정을 거쳐 이를 바탕으로 사라지거나 손상된 고대역을 복원한다. 본 논문에서는 딥러닝 모델 중 오토인코더(Autoencoder)를 바탕으로 1차원 합성곱 신경망(CNN, Convolutional Neural Network)들의 잔차 연결을 활용하여 복잡한 사전 전처리 과정 없이 일정한 길이의 시간 영역 신호를 입력시켜 대역 확장 시킨 음향 신호를 출력하는 모델을 제안한다. 또한 음성 영역에 제한되지 않는 음악을 포함한 여러 종류의 음원을 포함하는 데이터셋에 훈련시켜도 손상된 고대역을 복원할 수 있음을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제22권4호
• /
• pp.67-72
• /
• 2022

본 논문에서는 60 nm GaN/Si HEMT 공정을 사용하여 전력증폭기(Power Amplifier)의 설계를 제시하였다. 고주파 설계를 위하여 맞춤형 트랜지스터 모델을 구성하였다. Output stage는 저손실 설계를 위해 마이크로스트립 라인을 사용하여 회로를 구성하였다. 또한 RC 네트워크로 구성된 Bias Feeding Line과 Input bypass 회로의 AC Ground(ACGND) 회로를 각각 적용하여 DC 소스에 연결된 노드의 최소임피던스가 RF회로에 영향을 미치지 않도록 하였다. 이득과 출력을 고려하여 3단의 구조로 설계되었다. 설계된 전력증폭기의 최종 사이즈는 3900 ㎛ × 2300 ㎛ 이다. 중심 주파수에서 설계된 결과는 12 V의 공급 전압에서 15.9 dB의 소 신호 이득, 29.9 dBm의 포화 출력(Psat), 24.2 %의 PAE를 달성하였다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.117-124
• /
• 2009

본 논문에서는 UWB용 송수신기에서 LO 주파수를 생성해주는 주파수 합성기의 설계 결과를 보여주고 있다. 빠른 채널 스위칭 시간을 만족하기 위해서 1개의 PLL 과 여러 개의 분주기들과 SSB 믹서를 이용한 Sub-Band Generator로 구성하였으며, 전류 소모 및 면적을 최소화 하도록 설계하였다. 또한, 효과적인 주파수 플래닝을 통하여, 1개의 PLL로부터 생성된 636 MHz의 단일 주파수를 입력으로 받아 UWB Band Group 1 에 해당하는 3432 MHz, 3960 MHz, 4488 MHz의 중심 주파수를 발생시키는 Sub-Band Generator를 설계하였다. VCO의 튜닝 범위를 넓히면서도, 해상도를 높이기 위하여 MIM 커패시터, Varactor, DAC를 이용한 새로운 고 해상도 VCO 튜닝 기법을 제안하였다. 또한 본 논문에서 제안한 주파수 합성기의 구조는 기저 대역 모뎀의 ADC를 위한 클록을 공급하기 때문에 모뎀에서 ADC에 클록을 공급하기 위한 PLL을 제거할 수 있는 장점이 있다. VCO의 튜닝 범위는 1.2 GHz이며, 6336 MHz의 출력 주파수에서의 위상 잡음은 1 MHz 옵셋에서 -112 dBc/Hz 로 측정 되었다. UWB용 PLL 및 Sub-Band Generator는 0.13 ${\mu}m$ CMOS 공정으로 설계하였으며, 전체 Chip 면적은 2 ${\times}$ 2 mm2 이다. 전력 소모는 1.2 V 의 공급 전원에서 60 mW이다.