• 한국전자파학회논문지
• /
• 제18권11호
• /
• pp.1262-1270
• /
• 2007

본 논문에서는 feedforward와 post-distortion 기법을 이용하여 평형 증폭기 내에서 발생하는 혼변조 왜곡 성분을 제거할 수 있는 새로운 왜곡 상쇄 메커니즘인 cross post-distortion 선형화 기법을 제안한다. 출력 동적 영역과 대역폭 측면에서 제안하는 선형화 방식은 기존의 feedforward 방식에 뒤지지 않는 성능을 가지고 있으면서 상대적으로 높은 효율을 제공한다. 이론적 뒷받침을 위해 제안하는 시스템과 feedforward 방식의 전력 증폭기와 오차증폭기의 전력 용량을 비교 분석하였고, IMT-2000 대역에서 실제 구현을 통하여 이를 실험적으로 뒷받침하였다. 최대 출력 전력 240 W의 기지국용 상용 대전력 증폭기에 적용했을 때, wideband code division multiple access (WCDMA) 4FA 신호에 대하여 평균 출력 전력 40 dBm에서 약 18.6 dB의 개선 효과를 얻었다. 제작된 전력 증폭기는 WCDMA 신호 기준으로 feedforward 방식에 비해 약 2 % 개선된 효율을 보였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.143-152
• /
• 2004

새로운 구성의 저전력 광대역 바이폴라 전류 콘베이어(CCII)를 제안하고 이것을 이용한 유니버셜 계측 증폭기(UIA)를 설계하였다. 설계된 CCII는 정확한 전류 및 전압 전달특성과 낮은 전류 입력단자의 임피던스를 위해 종래의 AB급 CCII의 회로에 적응성 전류 바이어스 회로를 사용하였다. 설계된 UIA는 제안한 2개의 CCII와 4개의 저항기만으로 구성되며, 입력 신호의 선택과 저항기의 사용에 따라, 3가지 종류의 계측 증폭기를 실현할 수가 있다. 시뮬레이션 결과, 제안한 CCⅡ는 2.0Ω의 전류 입력 임피던스를 갖고, 이 CCII를 전압 증폭기로 응용할 때 0에서 50㎑까지의 주파수 범위에서 최대 60㏈의 이득을 갖고 있다는 것을 확인하였다. 또한, -100㎃에서 100㎃까지의 전류 범위에서도 우수한 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 설계된 UIA는 저항기의 정합에 관계없이 3가지 계측 기능을 갖고 있다는 것을 확인하였다. 완전-차동 전압 계측 증폭기로 사용할 때 0에서 100㎑까지의 주파수 범위에서 40㏈의 전압 이득을 갖고 있다. 공급 전압 ±2.5V에서 CCII와 UIA의 전력 소비는 각각 0.75㎽와 1.5㎽이다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.900-905
• /
• 2009

본 논문에서는 전류 블리딩(bleeding)과 입력 인덕티브 직렬-피킹을 이용한 공통 드레인 귀환(Common Drain Feedback: CDFB) CMOS 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)를 설계하였다. 캐스코드 증폭기와 귀환 증폭기를 DC 결합하여 블리딩 전류의 조정을 통해 LNA의 이득과 잡음 지수(Noise figure: NF)의 동적 제어를 실현하였다. 제작한 LNA는 2.5 GHz의 대역폭에서, 고이득 영역은 $1.7{\sim}2.8\;dB$ NF와 17.5 dB 이득, 그리고 27 mW의 전력 소비를 보이고, 저 이득 영역은 $2.7{\sim}4.0\;dB$ NF와 14 dB 이득, 그리고 1.8 mW의 전력 소비를 보인다.

• ETRI Journal
• /
• 제35권3호
• /
• pp.378-385
• /
• 2013

An S-band multifunction chip with a simple interface for an active phased array base station antenna for next-generation mobile communications is designed and fabricated using commercial 0.5-${\mu}m$ GaAs pHEMT technology. To reduce the cost of the module assembly and to reduce the number of chip interfaces for a compact transmit/receive module, a digital serial-to-parallel converter and an active bias circuit are integrated into the designed chip. The chip can be controlled and driven using only five interfaces. With 6-bit phase shifting and 6-bit attenuation, it provides a wideband performance employing a shunt-feedback technique for amplifiers. With a compact size of 16 $mm^2$ ($4mm{\times}4mm$), the proposed chip exhibits a gain of 26 dB, a P1dB of 12 dBm, and a noise figure of 3.5 dB over a wide frequency range of 1.8 GHz to 3.2 GHz.

• 대한전자공학회논문지TC
• /
• 제42권3호
• /
• pp.9-14
• /
• 2005

OFDM(Orthogonal Frequency Division Multiplexing)은 그 우수한 성능으로 인해 광대역 무선통신 시스템에서 널리 사용되고 있다. 그러나 OFDM은 평균전송전력 대비 최대전송전력이 높다는 단점을 가지고 있으며 이를 극복하기 위한 방법으로 SC-FDE(Single-Carrier Frequency-Domain Equalization)가 제안되었다. SC-FDE는 OFDM과 비슷한 성능 및 복잡도를 유지하면서 비선형성 전력 증폭기에 덜 민감하다는 장점을 가진다. 이 논문에서는 단일 안테나를 가지는 BPSK SC-FDE 시스템에서 BPSK로 전송하는 대신 QPSK로 반복 전송하며 전송할 때의 데이터 패턴을 조절함으로써 주파수축의 다이버시티 효과를 얻는 방법을 제안한다.

• 전기학회논문지
• /
• 제64권3호
• /
• pp.433-437
• /
• 2015

We have designed and fabricated a low power and high linearity up down convertor for wireless repeaters using $0.35{\mu}m$ SiGe Bipolar CMOS technology. Repeater is composed of a wideband up/down converting mixer, programmable gain amplifiers (PGA), input buffer, LO buffer, filter driver amplifier and integer-N phase locked loop (PLL). As of the measurement results, OIP3 of the down conversion mixer and up conversion mixer are 32 dBm and 17.8 dBm, respectively. The total dynamic gain range is 31 dB with 1 dB gain step resolution. The adjacent channel leakage ratio (ACLR) is 59.9 dBc. The total power consumption is 240 mA at 3.3 V.

• 한국산학기술학회논문지
• /
• 제19권11호
• /
• pp.695-700
• /
• 2018

본 논문에서는 고유전율 인쇄회로기판 상의 좁은 면적 내에 패키지(Package) 되지 않은 마이크로파(Microwave) 부품을 고밀도로 집적하는 HMIC (Hybrid Microwave Integrated Circuit) 기술을 적용하여 모듈(Module)의 크기를 소형화, 경량화하고 동시에 근접한 소자 상호간의 전자기적 간섭을 최소화 하는 구조 설계 및 제작 기술을 적용하여 광대역 주파수 범위에서 균일한 전기적 성능을 갖는 광대역 전력증폭기를 개발한 내용을 다루었다. 제작한 광대역 전력 증폭기의 성능을 측정한 결과, 동작 주파수 범위에서 소신호 이득은 32 ~ 36 dB 범위 내에 이득평탄도 ${\pm}1.5dB$를 갖음을 확인하였다. 또한, 출력전력은 동작 주파수 범위에서 30 dBm 이상을 만족하였으며, 잡음 지수는 7 dB 이내로 측정되어 목표규격을 만족하는 특성을 나타내었다. OIP3(Output Third Order Intercept Point)는 39 dBm 이상을 만족함을 확인하였다. 제작한 광대역 전력 증폭기는 전자전 체계의 재밍(Jamming) 발생 장치의 고출력 증폭기를 전기적으로 구동하기 위하여 필요한 목표 성능을 모두 만족함으로써 실제 적용이 가능하며, 향후 마이크로파 대역의 유사 전력 증폭기를 설계하는데 도움이 될 것으로 기대한다.

• 대한전자공학회논문지TC
• /
• 제44권10호
• /
• pp.185-190
• /
• 2007

무선 단말기용 전력증폭기의 모델링을 위한 최소 샘플링 주파수에 대해 실험 및 시뮬레이션을 통해 연구하였다. 비선형 소자의 모델링은 소자의 비선형성 해석 및 디지털 전치왜곡기 등의 응용분야에서 활용되나, 소자 모델링용 샘플링 주파수에 대한 그동안의 연구 결과에 의하면 최소한 입력신호의 Nyquist 조건이 만족될 경우 주어진 비선형 소자의 모델링이 가능하다고 보고되어 왔다. 하지만 광대역 신호용 소자 모델링의 경우 A/D 변환기 주파수 성능이 충분하지 못하거나 구현이 매우 난해하며, 높은 샘플링 주파수로 인한 전력소모가 무선단말에 적용하기에는 무시하지 못할 수준이다. 따라서 본 연구에서는 단말기용 메모리리스 전력증폭기의 선형화 기술에 사용되기 위한 샘플링 주파수에 있어, 입력 신호의 Nyquist 조건 이하로 샘플링하여 전력증폭기의 모델링에 성공적으로 적용할 수 있는 방법에 대해 제안한다. 이 경우 전체 시스템의 광대역 주파수 응답이 보장되어야하며 이를 위해 광대역 샘플러 및 시간 영역에서의 비선형 모델링이 제안되었다. 시뮬레이션 결과 샘플링 주파수 조건에 상관없이 동일한 AMAM, AMPM 비선형성을 해석할 수 있었으며, 880MHz, 23dBm 무선단말용 전력증폭기에 적용하여 측정한 결과 또한 샘플링 조건의 변화에 대해 모델링 결과는 0.8dB 이내의 변화를 보임을 알 수 있었다. 샘플링 시스템은 크기시호 복원을 위한 포락선 검출기, 복소신호 추출을 위한 위상천이기 및 광대역 샘플러 등으로 구성되었으며, QPSK 신호를 인가하여 전력증폭기의 비선형성 검출에 활용하였다. 이 시스템은 단말용 전치왜곡기에 활용하여 단말 출력 성능 개선에 활용 될 수 있다.

• 대한전자공학회논문지TC
• /
• 제45권12호
• /
• pp.42-48
• /
• 2008

차세대 무선 통신 시스템은 멀티밴드/멀티모드 동작이 가능한 RF 송수신기를 필요로 하고 있다. Polar transmitter는 효율적인 switched-mode RF 전력증폭기를 사용함으로써 높은 효율성을 얻을 수 있기 때문에 EDGE (Enhanced Data Rates for GSM Evolution), WCDMA (Wideband Code Division Multiple Access) 및 WLAN (Wireless Local Area Network)과 같이 고속의 데이터 전송율을 지원하는 시스템에 적합한 것으로 알려져 있다. 본 논문에서는 수신단의 구조에 변화를 주지 않으며 또한 추가적인 정보의 전송이 필요 없이 기존 수신기를 그대로 사용할 수 있는 PAPR (Peak-to-Average Power Ratio) 감소기법을 OFDM (Orthogonal Frequency Division Multiplexing) polar transmitter에 적용하여 그 성능을 평가하였다. 이 방법은 polar 변조된 신호에 대하여 피크 윈도잉을 사용한 것으로 다양한 윈도우 형태와 길이를 적용하여 비트오율 (Bit Error rate; BER)과 오차 벡터 크기 (Error Vector Magnitude; EVM)를 측정하였다. 모의실험 결과, 제안된 기법은 효율적인 PAPR 감소와 더불어 클리핑으로 인한 대역의 왜곡 (out-of-band distortion)이 감소함을 관측하였다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.82-90
• /
• 2011

저전력 전류-모드 신호처리를 위해 새로운 AB급 전류 감산기와 이를 이용한 노튼(Norton) 증폭기를 설계하였다. 전류 감산기는 트랜스리니어 셀(translinear cell), 2개의 전류 미러, 그리고 공통-이미터 증폭기로 구성되었다. 전류 감산의 원리는 트랜스리니어 셀로 입력되는 두 전류의 차가 전류 미러에 의해 얻어지고 이 전류는 공통-이미터 증폭기에 의해 ${\beta}$배 증폭되는 것이다. 노튼 증폭기는 설계한 AB급 전류 감산기와 광대역 전압 버퍼(buffer)로 구성되었다. 시뮬레이션 결과 전류 감산기는 $20{\Omega}$의 입력 저항, 50배의 전류 증폭도, $i_{IN1}$ > $i_{IN2}{\geq}4I_B$의 전류 입력 범위를 갖고 있다는 것을 확인하였다. 노튼 증폭기는 ${\pm}2.5V$ 공급전압에서 312MHz의 단위-이득 주파수, 130dB의 트랜스래지스턴스(transresistance), 4mW의 소비전력은 갖고 있다.