• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.27-33
• /
• 2011

In this paper, we propose a high gain, current reused ultra wideband (UWB) low noise amplifier (LNA) that uses TSMC 0.18 ${\mu}m$ CMOS technology. To satisfy the wide input matching and high voltage gain requirements with low power consumption, a resistive current reused technique is utilized in the first stage. A ${\pi}$-type LC network is adopted in the second stage to achieve sufficient gain over the entire frequency band. The proposed UWB LNA has a voltage gain of 12.9~18.1 dB and a noise figure (NF) of 4.05~6.21 dB over the frequency band of interest (1~10 GHz). The total power consumption of the proposed UWB LNA is 10.1 mW from a 1.4 V supply voltage, and the chip area is $0.95{\times}0.9$ mm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.754-759
• /
• 2016

A transformer feedback low-noise amplifier (LNA) is implemented in a standard $0.18{\mu}m$ CMOS process, which exploits drain-to-gate transformer feedback technique for wideband input matching and operates across entire 3~5 GHz ultra-wideband (UWB). The proposed LNA achieves power gain above 9.5 dB, input return loss less than 15.0 dB, and noise figure below 4.8 dB, while consuming 8.1 mW from a 1.8-V supply. To the authors' knowledge, drain-to-gate transformer feedback for wideband input matching cascode LNA is the first adopted technique for UWB application.

• ETRI Journal
• /
• 제26권5호
• /
• pp.486-492
• /
• 2004

The emergence of wide channel bandwidth wireless standards requires the use of a highly linear, wideband integrated CMOS baseband chain with moderate power consumption. In this paper, we present the design of highly linear, wideband active RC filters and a digitally programmable variable gain amplifier. To achieve a high unity gain bandwidth product with moderate power consumption, the feed-forward compensation technique is applied for the design of wideband active RC filters. Measured results from a $0.5{\mu}m$ CMOS prototype baseband chain show a cutoff frequency of 10 MHz, a variable gain range of 33 dB, an in-band IIP3 of 13 dBV, and an input referred noise of 114 ${\mu}Vrms$ while dissipating 20 mW from a 3 V supply.

• 한국산학기술학회논문지
• /
• 제6권5호
• /
• pp.401-406
• /
• 2005

디지털 신호 기억회로는 반도체 기술의 발달과 더불어 매우 빠른 속도로 발달되었다. 그러나 수 백 MHz 대역폭의 광대역 고주파 신호를 저장하였다가 복제하는 것은 매우 어려운 기술이다. 고주파 신호의 기억을 위해서 과거에는 아날로그 방식의 주파수 기억루프가 사용 되었으나, 광대역 신호 변환기와 광대역 주파수 증폭기 등이 개발 되면서 디지털 고주파 신호 기억 장치에 대한 설계가 가능해 졌다. 본 논문에서는 주파수 대역이 600MHz 이상 되는 광대역 디지털 고주파 복제회로를 사다리 회로를 이용하여 설계하고 그 결과를 모사하였다.

• ETRI Journal
• /
• 제32권1호
• /
• pp.151-153
• /
• 2010

A highly efficient linear and compactly integrated series-type Doherty power amplifier (PA) has been developed for wideband code-division multiple access handset applications. To overcome the size limit of a typical Doherty amplifier, all circuit elements, such as matching circuits and impedance transformers, are fully integrated into a single monolithic microwave integrated circuit (MMIC). The implemented PA shows a very low idle current of 25 mA and an excellent power-added efficiency of 25.1% at an output power of 19 dBm by using an extended Doherty concept. Accordingly, its average current consumption was reduced by 51% and 41% in urban and suburban environments, respectively, when compared with a class-AB PA. By adding a simple predistorter to the PA, the PA showed an adjacent channel leakage ratio better than -42 dBc over the whole output power range.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.720-725
• /
• 2015

본 연구에서는 초고주파 대역 소신호 트랜지스터를 이용하여 광대역 특성을 갖는 캐스코드 증폭기의 설계에 대하여 기술한다. 캐스코드 구조를 사용함으로써, 중간대역 이득의 감소를 피하면서 밀러 효과를 감소시켜 차단주파수를 확장시켰다. 또한 입력 매칭을 용이하게 하고 광대역에서 리플이 작은 이득 특성을 얻기 위해 피드백 회로를 이용하였다. 종래에 광대역 증폭기로 평형 증폭기나 분산형 증폭기가 자주 사용되지만, 본 연구에서는 기존보다 회로의 크기를 감소시키면서 광대역 이득특성을 얻을 수 있도록 캐스코드 구조의 증폭기를 설계하였다. 실제 측정에서 1000-2000MHz사이에서 $8.5dB{\pm}1.5dB$의 이득을 보였다. 제작된 캐스코드 증폭기는, 비록 약간의 주파수 이동이 있으나, 예측 결과와 유사하게 1000MHz 이상의 대역폭에서 8dB 이상의 평탄한 이득을 가졌다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.301-306
• /
• 2015

An ultra-compact and wideband low noise amplifier (LNA) in a quad flat non-leaded (QFN) package is presented. The LNA monolithic microwave integrated circuit (MMIC) is implemented in a $0.25{\mu}m$ GaN IC technology on a Silicon Carbide (SiC) substrate provided by Triquint. A source degeneration inductor and a gate inductor are used to obtain the noise and input matching simultaneously. The resistive feedback and inductor peaking techniques are employed to achieve a wideband characteristic. The LNA chip is mounted in the $3{\times}3-mm^2$ QFN package and measured. The supply voltages for the first and second stages are 14 V and 7 V, respectively, and the total current is 70 mA. The highest gain is 13.5 dB around the mid-band, and -3 dB frequencies are observed at 0.7 and 12 GHz. Input and output return losses ($S_{11}$ and $S_{22}$) of less than -10 dB measure from 1 to 12 GHz; there is an absolute bandwidth of 11 GHz and a fractional bandwidth of 169%. Across the bandwidth, the noise figures (NFs) are between 3 and 5 dB, while the output-referred third-order intercept points (OIP3s) are between 26 and 28 dBm. The overall chip size with all bonding pads is $1.1{\times}0.9mm^2$. To the best of our knowledge, this LNA shows the best figure-of-merit (FoM) compared with other published GaN LNAs with the same gate length.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.276-282
• /
• 2015

지금까지 LDMOS를 사용한 전력증폭기는 AB-급 및 도허티 방식으로 60 MHz 대역폭의 협대역에서 55 %의 효율을 보여주고 있으나, 기지국의 전력증폭 모듈의 RRH의 적용에 따라 100 MHz 이상의 대역폭 확장과 60 % 이상의 고효율 전력증폭기를 요구하고 있으므로, 본 연구에서는 GaN 소자를 이용하여 2차 고조파 부하가 순수한 리액턴스 성분만을 포함하고, 광대역 특성을 갖도록 출력단 정합회로를 최적화하여 J-급 전력증폭기를 설계하였다. 측정 결과, W-CDMA 주파수 대역을 포함한 1.6~2.3 GHz에서 연속파 신호를 입력하였을 때 60~75 %의 전력 부가 효율 특성을 갖는 45 W급 J-급 전력증폭기를 구현하였다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.166-172
• /
• 2001

본 논문에서는 INMARSAT-B형 위성통신용 광대역 수신단을 저잡음증폭기와 고이득증폭기로 구성하였다. 저잡음증폭기의 입력단 정합회로는 저항 결합회로의 형태로 설계하였으며, 전원회로는 저잡음 특성이 우수한 자기 바이어스 회로를 사용하였다. 수신단 이득을 향상시키기 위해서 고이득증폭기는 양단 정합된 단일 증폭기 형태로 제작하였으며, 바이어스 안정화 저항을 사용하여 회로의 전압강하 및 전력손실을 가능한 줄이고 온도 안정성을 고려하여 능동 바이어스 회로를 사용하였으며, 스퓨리어스를 감쇠시키기 위해서 저잡음증폭기와 고이득증폭기사이에 대역통과 필터를 사용하였다. 1525~1575 MHz 대역에서 60 dB 이상의 이득, 1.8:1 이하의 입.출력 정재파비를 나타내었으며, 특히 1537.5 MHz에서 입력신호의 크기가 -126.7 dBm일 때1.02 kHz 떨어진 점에서의 C/N비가 45.23 dB/hz의 측정결과를 나타냄으로써 설계시 목표로 했던 사양을 모두 만족시켰다.

• 한국전자파학회논문지
• /
• 제27권11호
• /
• pp.1019-1022
• /
• 2016

본 논문에서는 드레인 분기 커패시터를 사용하여 입 출력 간 동위상을 제공함과 동시에 각 트랜지스터에 최적 부하 임피던스를 제공하는 비균일 분산 전력증폭기 설계 기법을 2~16 GHz GaN 광대역 전력증폭기 MMIC 설계에 적용하고, 칩을 제작하여 결과를 평가하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 공정으로 제작된 MMIC 칩은 크기가 $3.9mm{\times}3.1mm$이며, 주파수 대역 내에서 12 dB 이상의 선형 이득 및 10 dB 이상의 입력 반사 손실을 보였다. 연속파모드 포화출력 조건에서 측정된 출력 전력은 36.2~38.5 dBm의 값을 보였고, 전력부가효율은 약 8~16 %를 나타내었다.