• 한국조명전기설비학회지:조명전기설비
• /
• 제9권4호
• /
• pp.78-85
• /
• 1995

This paper covers stability and stabilization of Multi-Excited Induction Motor used in numberous electric equipment system of industrial field. The induction motor with multi-excitation has tow sets of three-phase system : One is connected to the AC source to supply most power required at the load, and the other is to the inverter for variable frequency and/or magnitude of voltage. The conventional induction motor is operated under single excitation mode only, that is called induction mode. But in multi-excited induction motor both the induction mode and the synchronous mode are possible, and the proposed multi-excited induction motor can be driven as a synchronous motor by the extra three-phase input. At the synchronous mode the efficiency is improved so higher than that at induction mode or conventional induction motor. The rating of the inverter used for speed control of numberous electric equipment system can be reduced upto one-tenth of that for conventional induction motor. Also the cost and maintenance fee of multi-excited induction motor can be reduced compared to any other motor.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.520-527
• /
• 2016

A new dual-loop digital delay-locked loop (DLL) using a hybrid (binary + sequential) search algorithm is presented to achieve both wide-range operation and high delay resolution. A new phase-interpolation range selector (PIRS) and a variable successive approximation register (VSAR) algorithm are adopted to resolve the boundary switching and harmonic locking problems of conventional digital DLLs. The proposed digital DLL, implemented in a $0.18-{\mu}m$ CMOS process, occupies an active area of $0.19mm^2$ and operates over a wide frequency range of 0.15-1.5 GHz. The DLL dissipates a power of 11.3 mW from a 1.8 V supply at 1 GHz. The measured peak-to-peak output clock jitter is 24 ps (effective pk-pk jitter = 16.5 ps) with an input clock jitter of 7.5 ps at 1.5 GHz. The delay resolution is only 2.2 ps.

• 전기의세계
• /
• 제28권9호
• /
• pp.51-59
• /
• 1979

The forming and design method of D.C thyristor chopper circuit for DC Series motor control is suggested, ard the computation method of thyristor commutaing element's, value which makes it all the more important, is possible. Also the trigger circuit was dealt with. In this paper, in order to control the duty cycle, the duty time is kept on constancy and variable chopping frequency was adopted. By above mentioned circuit design method, the D.C thyristor chopper circuit was implemented and tested. In this circuit, the result of D.C motor control was good and reliable. The relation between the $K_{d}$ and the ratio of input-output current, or the characteristic of speed was varied lineary at the range 0.1 ~ 0.9 of duty cycle. This confirms the fact that D.C to D.C power conversion which is the merit of chopper control is operated most likely a transformer.ormer.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제5권1호
• /
• pp.111-117
• /
• 2003

In the design of the split type free displacer Stilting cryocooler the motion of the displacer is very important to decide the cooling capacity, which depends upon the working gas pressure, the swept volume in the compression space and the expansion space, operating frequency, the phase shift between piston and displacer, etc. In this study, Stirling cryocooler actuated by the electric farce of the dual linear motor is designed and manufactured. Cool down characteristics of the cold end with laser displacement sensor in the expander of the Stilting cryocooler is evaluated. The charging pressure was 15kg$_{f}$/$\textrm{cm}^2$ and operating frequency was 50Hz. Input power and the lowest temperature were about 32W and 67K, respectively. And, displacement of the piston is measured by LVDTs (Linear Variable Differential Transformers), displacement of thedisplacer is measured by laser optic method, and phase shift between piston and displacer is discussed. As the peak-to-peak pressure of the compressor was increased, peak-to-peak displacement of the displacer was increased. The peak-to-peak displacement of the displacer increases in the range of 0 - 64.5Hz(resonant frequency of the displacer), but decreases steeply when the operating frequency is bigger than the resonant frequency. Finally when the phase shift between displacements of the Piston and displacer is 45。, operating frequency is optimum and is decided by resonant frequency of the expander, mass and cross section area of the displacer and constant by friction and flow resistance.e.

• 한국통신학회논문지
• /
• 제26권12B호
• /
• pp.1637-1647
• /
• 2001

Multi-Code CDMA (MC-CDMA) 방식은 송신 시 여러 채널의 신호를 동시에 선형적으로 합하여 전송하므로 채널수가 증가할수록 신호의 PAPR(Peak to Average Power Ratio)가 증가하게 되어 증폭기의 비선형 특성에 의해 시스템 성능이 변화한다. 본 논문에서는 다중 레벨 신호에 대한 증폭기의 비선형 왜곡 특성을 분석하고, 증폭기의 비선형 특성에 의한 영향을 최소화하기 위해 다중 레벨 신호를 constant envelope 신호로 변환하는 Multi-Phase CDMA (MP-CDMA) 방식을 제안한다. 또한 다중 레벨 신호의 일정 레벨 이상은 잘라버리는 clipping 방식을 적용함으로써 레벨수의 증가에 따른 성능 저하 및 시스템의 복잡화를 줄이며 이로 인한 시스템 성능의 변화와 요구 전송 속도에 따른 최적의 clipping level을 연구한다.

• Journal of Power Electronics
• /
• 제13권4호
• /
• pp.626-635
• /
• 2013

An analysis of the junction capacitance in resonant rectifiers which has a significant impact on the operating point of resonance circuits is studied in this paper, where the junction capacitance of the rectifier diode is to decrease the resonant current and output voltage in the circuit when compared with that in an ideal rectifier diode. This can be represented by a simplified series resonant equivalent circuit and a voltage transfer function versus the normalized operating frequency at varied values of the resonant capacitor. A low voltage to high voltage push-pull DC/DC resonant converter was used as a design example. The design procedure is based on the principle of the half bridge class-DE resonant rectifier, which ensures more accurate results. The proposed scheme provides a more systematic and feasible solution than the conventional resonant push-pull DC/DC converter analysis methodology. To increase circuit efficiency, the main switches and the rectifier diodes can be operated under the zero-voltage and zero-current switching conditions, respectively. In order to achieve this objective, the parameters of the DC/DC converter need to be designed properly. The details of the analysis and design of this DC/DC converter's components are described. A prototype was constructed with a 62-88 kHz variable switching frequency, a 12 $V_{DC}$ input voltage, a 380 $V_{DC}$ output voltage, and a rated output power of 150 W. The validity of this approach was confirmed by simulation and experimental results.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.8-14
• /
• 1999

고주파에서 사용되는 능동소자들은 입력전력의 세기에 의하여 위상변화량이 달라지게 된다. 특히 증폭기에 사용되는 트랜지스터는 효율을 고려하여 포화영역 근처에서 사용하게 되면, 입력전력의 변화에 따른 위상 변화량이 크게 나타난다. 본 연구는 능동소자를 통과할 때 발생하는 위상변화량을 고정시키는 회로에 관한 것이다. 회로내의 임의의 가변 위상 벼노한기를 이용하여 위상을 변화시킬 시, 입력부에서 커플링 한 기준신호의 위상과 출력부의 비교신호의 위상을 비교하여 회로내의 또 다른 자동 위상 변환기를 동작하여 자동적으로 고정된 위상 변화량을 가진 신호가 출력되는 회로를 제작하였다. 약 10dB 동작 범위에서 위상이 고정됨과 2개 이상의 신호 입력과 FM 신호 입력시에도 전체회로를 통한 위상 변화량이 측정되고 또한 고정될 수 있음을 확인하였다. 실험주파수는 1960 MHz이고, 실험 기판은 두께가 31mil이고 비유전율 3.2인 테플론을 이용하였다.

• 대한기계학회논문집A
• /
• 제40권2호
• /
• pp.207-212
• /
• 2016

신뢰성 및 반복성을 포함한 장점을 갖고 있는 고주파 유도 경화는 많은 산업분야에 사용된다. 고주파 유도 경화는 화염을 이용하지 않고 최소한의 시간에 에너지-효율적인 가열방법을 제공하는 비접촉식 방법이다. 최근, 유한요소법을 이용한 고주파 유도 경화가 적극적으로 연구되고 있지만, 이들 연구는 단지 분석의 정확도에 초점을 맞추고 있다. 본 논문에서는 코일 및 입력 전원을 동일한 형태의 조건에서 가변 주파수를 적용하여 해석하고 실험결과와 비교하였다. 해석과 실험 결과는 최적의 주파수인 3kHz를 사용하였을 때 경화 깊이가 거의 동일함을 보인다.

• 조명전기설비학회논문지
• /
• 제20권2호
• /
• pp.16-23
• /
• 2006

본 논문에서는 고역률을 가지고 영전압 스위칭으로 동작되는 새로운 단일 전력단 고주파 공진 인버터 링크형 DC-DC 컨버터 회로에 관하여 기술하고 있다. 제안된 토폴로지는 역률 교정기로써 하프 브리지형 부스트 컨버터와 하프 브리지 고주파 공진 컨버터를 단일 전력단으로 일체화 시켰다. 역률 보상용 부스트 컨버터의 부스트 인덕터 전류를 가변 스위칭 주파수와 일정 듀티비를 가지고 불연속 전류 모드(DCM)로 동작시킴으로써 부가적인 입력 전류제어기 없이 높은 입력 역률을 얻을 수 있다. 또 제안한 토폴로지의 이론해석을 무차원화 파라미터를 도입하여 범용성 있게 하여 회로 설계 전단계에서 필요한 특성값을 도식적으로 표현하다. 첨가해, 제안한 토폴로지의 상용화 가능성과 이론해석의 정당성을 입증하기 위해 스위칭 소자로 Power-MOSFET IRF 740을 제안회로 토폴로지의 스위칭 소자로 채용해 실험 장치를 구성하여 검토를 행하였다. 제안된 컨버터는 향후 통신용 DC/DC 컨버터의 전원장치, 방전등용 진원장치 등의 전원시스템에 유용히 사용될 것으로 사료된다.