• 제목/요약/키워드: VLSI design

검색결과 488건 처리시간 0.028초

A GHz-Level RSFQ Clock Distribution Technique with Bias Current Control in JTLs

  • Cho W.;Lim J.H.;Moon G.
    • 한국초전도ㆍ저온공학회논문지
    • /
    • 제8권2호
    • /
    • pp.17-19
    • /
    • 2006
  • A novel clock distribution technique for pipelined-RSFQ logics using variable Bias Currents of JTLs as delay-medium is newly proposed. RSFQ logics consist of several logic gates or blocks connected in a pipeline structure. And each block has variable delay difference. In the structure, this clock distribution method generates a set of clock signals for each logic blocks with suitable corresponding delays. These delays, in the order of few to tens of pS, can be adjusted through controlling bias current of JTL of delay medium. While delays with resistor value and JJ size are fixed at fabrication stage, delay through bias current can be controlled externally, and thus, is heavily investigated for its range as well as correct operation within current margin. Possible ways of a standard delay library with modular structure are sought for further modularizing Pipelined-RSFQ applications. Simulations and verifications are done through WRSpice with Hypres 3-um process parameters.

신경망 VLSI 칩을 이용한 음성인식 시스템 설계 및 인식실험 (A Speech Recognition System Design using Neural Network VLSI Chip and Recognition Experiments)

  • 석용호
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 1994년도 제11회 음성통신 및 신호처리 워크샵 논문집 (SCAS 11권 1호)
    • /
    • pp.399-402
    • /
    • 1994
  • 본 논문에서는 국내에서 개발된 신경망 VLSI 인 URAN에 대하여 살펴보고 URAN을 이요한 DAM성 인식 시스템의 설계에 관해 기술한다. 시뮬레이션을 통해 낮은 정밀도의 입출력 및 연결강도, 선형 출력함수를 가지는 뉴런을 사용하는 신경망 음성 인식 시스템의 성능을 분석하고 잡음 환경에서 낮은 정밀도를 사용한 신경망의 성능 저하 정도를 검토한다.

  • PDF

VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 (Hierarchical Circuit Extract Algorithm for VLSI Design Verification)

  • 임재윤;임인칠
    • 대한전자공학회논문지
    • /
    • 제25권8호
    • /
    • pp.998-1009
    • /
    • 1988
  • A Hierarchical Circuit Extract Algotithm, which efficiently extract circuits from VLSI mask pattern information, is programmed. Quad-tree is used as a data structure which includes various CIF circuit elements and instances. This system is composed of CIF input routine, Quad-tree making routine, Transistor finding routine and Connection list making routine. This circuit extractor can extract circuit with hierarchical structure of circuit. This system is designed using YACC and LEX. By programming this algorithm with C language and adopting to various circuits, the effectiveness of this algorithm is showed.

  • PDF

HAS-160 해쉬 프로세서의 VLSI 설계 (VLSI Design of HAS-160 Algorithm)

  • 현주대;최병윤
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2002년도 춘계학술발표논문집(상)
    • /
    • pp.44-48
    • /
    • 2002
  • 본 논문에서는 한국형 디지털 서명 표준인 KCDSA에서 사용할 목적으로 개발된 국내 해쉬 함수 표준인 HAS-160 알고리즘을 VLSI 설계하였다. 하나의 단계연산을 하나의 클럭에 동작하고 단계연산의 핵심이 되는 4개의 직렬 2/sup 3/ 모듈러 가산기를 CSA(Carry Save Adder)로 구현하여 캐리 전파시간을 최소로 하고 HAS-160 해쉬 알고리즘의 특징인 메시지 추가생성을 사전에 계산하여 지연시간을 줄이는 설계를 하였다. 설계된 해쉬 프로세서를 0.25 urn CMOS 스탠다드 셀 라이브러리에서 합성한 결과 총 게이트 수는 약 21,000개이고 최대 지연 시간은 5.71 ns로 최대 동작주파수 약 175 MHz서 약 1,093 Mbps의 성능을 얻을 수 있었다.

  • PDF

4-레이어 채널 배선을 위한 네트리스트 분할 유전자 알고리즘 (Netlist Partitioning Genetic Algorithm for 4-Layer Channel Routing)

  • 송호정;송기용
    • 융합신호처리학회논문지
    • /
    • 제4권1호
    • /
    • pp.64-70
    • /
    • 2003
  • 최근 VLSI 회로 설계는 자동 레이아웃(automatic layout) 들을 사용하여 효과적으로 이루어지고 있다. 자동 레이아웃은 VLSI 칩 상에 모듈들의 위치를 결정하는 배치와 각 모듈간을 상호 연결하는 배선 두 가지의 중요한 기능으로 구성되어 있다. VLSI 칩의 성능과 면적은 이 두 가지의 기능을 수행하는 알고리즘의 성능에 따라 크게 좌우된다. 채널 배선은 VLSI 설계 과정중의 하나로, 글로벌 배선을 수행한 후 각 배선 영역에 할당된 네트들을 트랙에 할당하여 구체적인 네트들의 위치를 결정하는 문제이며, 네트들이 할당된 트랙의 수를 최소화하는 문제이다. 본 논문에서는 4-레이어 채널 배선 문제를 해결하기 위한 네트리스트 분할 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 여러 문제들에 대해 시뮬레이티드 어닐링 알고리즘과 비교, 분석한 결과 최적, 최악 및 평균비용 측면에서 더 좋은 결과를 얻을 수 있었다.

  • PDF

하드웨어 공유 극대화에 의한 GF($2^8$) Reed-Solomon Decoder의 VLSI설계 (VLSI Design of Reed-Solomon Decoder over GF($2^8$) with Extreme Use of Resource Sharing)

  • 이주태;이승우;조중휘
    • 전자공학회논문지C
    • /
    • 제36C권3호
    • /
    • pp.8-16
    • /
    • 1999
  • 본 논문에서는 변형된 유클리드(Modified Euclid) 알고리즘을 이용한 {{{{ { GF}_{ } }}}}(2\sup 8\)의 Reed-Solomon(RS) 복호기에 대하여 VLSI로 설계하였다. 면적의 관점에서 효율적인 설계를 위하여 레지스터와 유클리드 ALU를 최대로 공유하는 여러 가지의 새로운 구조를 제안하였다. 에러 위치 다양식 (σ(χ))과 에러 평가 다항식 (ω(χ))을 계산하기 위하여 16개의 ALU 대신에 1개의 ALU를 사용하였으며, 이들 다항식의 계수를 저장하기 위한 레지스터를 24개 대신에 18개를 사용하였다. VHDL을 이용하여 시뮬레이션을 행하고 FLEX\sup TM\ FPGAF를 이용하여 구현을 행함으로써 제안한 구조에 대한 정확성을 검증하였으며 DVD(Digital Versatile Disc)시스템을 위하여(208,192,17) RS 부호와 (182,172,11) RS 부호에 대한 복호 기능을 갖는 RS 복호기를 0.6㎛의 CMOS TLM Compass\sup TM 라이브러리를 사용하여 게이트 숫자가 약 17,000 이고, 코어 면적이 2.299×2.284(5.25㎟)인 VLSI로 설계함으로써 효용성을 검증하였다. 한편, 설계한 칩은20MHz로 동작함을 확인하여 DVD의 요구조건인 3.74MHz를 만족함을 확인하였다.

  • PDF

ATM/AAL 처리를 위한 재조립 처리기의 설계 및 VLSI 구현 (Design and VLSI Implementation of Reassembly Controller for ATM/AAL Layer)

  • 박경철;심영석
    • 대한전자공학회논문지SD
    • /
    • 제40권5호
    • /
    • pp.369-378
    • /
    • 2003
  • 본논문은 ATM/AAL 처리를 위한 재조립 처리기으 설계 및 VLSI 구현에 대하여 기술한다. ATM/AAL 재조립 처리기는 물리계층으로부터 수신된 ATM셀을 처리하는 장치로서 AAL5 패킷의 유료부하를 호스트의 메모리에 정렬하고 이를 전송하며 망 관련 정보와 패킷의 오류 사항을 점검한다. ATM 셀매칭 알고리즘과 지능형 분산 방식의 개념을 적용하여 여러 개의 채널을 동시에 운영할 때 시간 지연 없이 처리할 수 있도록 설계하였다. 셀매칭 알고리즘은 ATM의 헤더로부터 해당정보의 위치를 신속하게 찾을 수 있도록 해쉬함수를 이용하여 구현되었고 이로써 VCI/VPI 값의 할당에 있어서 시간상의 제약을 완화하였으며 지능형 분산 방식과 DMA를 이용하여 메모리의 낭비를 최소화하면서 데이터를 호스트 쪽으로 25Mbps의 속도로 전송이 가능하도록 하였다. 상용시스템과 통신을 수행하여 칩의 정확한 동작과 CRC, 오류 점검 등의 동작을 점검하였다. 본 재조립 처릭는 0.6㎛ CMOS 공정을 통하여 제작되었다.

저 전송률 비디오 코덱용 실시간 8$\times$8 이차원 DCT 처리기의 VLSI 구현 (A VLSI Implementation of Real-time 8$\times$8 2-D DCT Processor for the Subprimary Rate Video Codec)

  • 권용무;김형곤
    • 한국통신학회논문지
    • /
    • 제15권1호
    • /
    • pp.58-70
    • /
    • 1990
  • 본 논문에서는 저 전송률 비디오 코덱의 영상 데이터 압축을 위한 실시간 이차원 이상여현변환기 구현에 대해 기술한다. 제안된 구조는 벡터 내적 연산의 병렬 처리에 효율적인 분산연산을 이용하였으며 동시성을 최대로 활용하고 있어 CCITT에서 제안하는 완전 CSIF 30 프레임/초의 처리성능을 만족한다. 또한 제안된 구조를 비트 수준으로 모의시험을 수행하여 CCITT에서 제안하는 IDCT 정확도 사양을 만족함을 보였다. 실제로 효율적인 VLSI 실현을 위해 설계방법론을 연구하고 SUN3/150C를 중심으로 모듈발생기 지향적 설계환경을 구축하였다. 구축된 설계환경을 이용하여 제안된 구조의 핵심모듈을 이중 금속선 2m CMOS 기술로써 구현하였으며 설계된 이차원 DCT 칩의 크기는 약 3.9mmx4.8mm이다.

  • PDF

비휘발성 메모리를 위한 병렬 BCH 인코딩/디코딩 방법 및 VLSI 설계 (Parallel BCH Encoding/decoding Method and VLSI Design for Nonvolatile Memory)

  • 이상혁;백광현
    • 대한전자공학회논문지SD
    • /
    • 제47권5호
    • /
    • pp.41-47
    • /
    • 2010
  • 본 논문에서는 SSD (solid state disk)에 쓰이는 NAND flash 메모리 에러 정정에 관한 오류정정 방법 중에서 Parallel BCH(Bose-Chaudhuri-Hocquenghem) 방법 및 VLSI 설계를 제안하였다. 제안된 설계는 에러 정정 능력(t=18, 8) 을 가변적으로 하여 사용빈도수의 증가로 높은 에러 율을 가진 데이터 공간에 신뢰성을 높였고, 디코더의 병렬처리 비트 수를 인코더의 처리 비트 수에 2배로 하여 디코더의 수행시간을 줄였고 이에 따르는 latency도 기존 회로에 비해 1/2로 감소함을 확인 하였다.

A Design of A Multistandard Digital Video Encoder using a Pipelined Architecture

  • Oh, Seung-Ho;Park, Han-Jun;Kwon, Sung-Woo;Lee, Moon-Key
    • Journal of Electrical Engineering and information Science
    • /
    • 제2권5호
    • /
    • pp.9-16
    • /
    • 1997
  • This paper describes the design of a multistandard video encoder. The proposed encoder accepts conventional NTSC/PAL video signals, It also processes he PAL-plus video signal which is now popular in Europe. The encoder consists of five major building functions which are letter-box converter, color space converter, digital filters, color modulator and timing generator. In order to support multistandard video signals, a programmable systolic architecture is adopted in designing various digital filters. Interpolation digital filters are also used to enhance signal-to-noise ratio of encoded video signals. The input to the encoder can be either YCbCr signal or RGB signal. The outputs re luminance(Y), chrominance(C), and composite video baseband(Y+C) signals. The architecture of the encoder is defined by using Matlab program and is modelled by using Veriflog-HDL language. The overall operation is verified by using various video signals, such as color bar patterns, ramp signals, and so on. The encoder contains 42K gates and is implemented by using 0.6um CMOS process.

  • PDF