• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.220-227
• /
• 2002

프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.

• 대한전자공학회논문지
• /
• 제27권11호
• /
• pp.126-134
• /
• 1990

CMOS VLSI 기술에서 고속으로 데이타를 인식하기 위해서는 비교적 낮은 전달 콘덕턴스와 MOS 소자 장치들의 불균형을 극복하는 것이 중요하다. 그러나 CMOS 소자들의 한계 때문에 VLSI 회로설계는 일반적으로 CMOS 동작에 알맞도록 바이폴라 A/D(analog-to-digital)변환기가 사용되었다. 또한 파이프라인으로 종속 연결된 RSA에 의하여 전압 비교가 이뤄지는 VLSI CMOS 비교기를 설계하였다. 따라서 본 논문에서는 파이프라인으로 연결된 CMOS 비교기와 병합한 A/D 변환기를 설계하였다.

• 융합신호처리학회논문지
• /
• 제4권4호
• /
• pp.81-86
• /
• 2003

최근 VLSI 회로 설계는 자동 레이아웃(automatic layout) 툴을 사용하여 효과적으로 이루어지고 있다. 자동 레이아웃은 VLSI 칩 상에 모듈들의 위치를 결정하는 배치와 각 모듈간을 상호 연결하는 배선 두 가지의 중요한 기능으로 구성되어 있다. VLSI 칩의 성능과 면적은 이 두 가지의 기능을 수행하는 알고리즘의 성능에 따라 크게 좌우된다. 스위치박스 배선은 VLSI 설계 과정중의 하나로, 채널 배선과는 다르게 4면에 존재하는 같은 네트에 속하는 터미널들을 배선하는 문제이며, 모든 터미널들을 완전히 연결을 해야 하는 문제이다. 본 논문에서는 스위치박스 배선 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 여러 문제들에 대해 기존의 스위치박스 배선 알고리즘과 비교, 분석한 결과 거의 대부분의 문제들에서 배선 길이와 비아수 측면에서 더 좋은 결과를 얻을 수 있었다.

• 정보와 통신
• /
• 제9권9호
• /
• pp.72-85
• /
• 1992

다수의 처리 장치가 실시간 실현에 필수적이라는 것이 많은 디지털 신호처리를 일정한 시간 내에 하기 위한 요구 조건이다. VLSI 기술이 발전함으로 많은 기능 장치로 구성된 컴퓨터 시스템을 설계하고, 실현하는 것이 가능하게 되었다. 일정한 시간내에 높은 처리 능력을 갖음으로서 디지털 신호처리에 응용할 수 있는 VLSI 구조를 연구하는데 데이터 통신의 요구량과 계산의 복잡성을 최소화 할 수 있는 알고리듬의 개발이 요구된다. 이 문제를 해결하는 방법으로 DLSI 시스템이나 적응 시스템을 모델로 하는 효과적인 알고리듬을 조사하고 , 이 알고리듬을 실현할 수 있는 VLSI구조와 연관된 멀티 프로세서 시스템을 개발하는데 본 연구의 목적이 있다. 본 연구에서는 실시간 2차원 신호처리를 할 수 있는 새로운 VLSI 구조를 제안했다. 이 VLSI 구조는 칩 내부에서 단일 처리 장치가 갖는 개념을 다수의 처리 장치를 사용하는 경우로 확장하였다. 이 VLSI 구조는 입력 데이타의 크기가 증가함에 따라서 복잡성과 입력당 계산의 수가 증가하지 않는다는 장점을 갖기 때문에 매우 큰 2차원 데이타를 실시간에 처리할 수 있다.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.963-971
• /
• 1990

This paper proposes a memory intensive VLSI architecture for the realization of real-time 3x3 neighborhood processor based on the distributed arithmetic. The proposed architecture is characterized by a bit serial and multi-kernel parallel processing which exploits the pixel kernel parallelism and concurrency. The chip implements 8 neighborhood processing elements in parallel with efficirnt input and output modules which operate concurrently. Besides the a4chitectural design of a neighborhood processor, the design methodology using module generator concept has been considered and MOGOT(MOdule Generator Oriented VLSI design Tool) has been constructed based on the workstation. Based on these design environments MOGOT, it has been shown that the main part of the suggested architecture can be designed efficiently using 2\ulcorner double metal CMOS technology. It includes design of input delay and data conversion module, look-up table for inner product operation, carry save accumulator, output data converter and delay module, and control module.

• 한국정보처리학회논문지
• /
• 제2권3호
• /
• pp.433-442
• /
• 1995

시간 복잡도가 O(Ν)인 고집적 회로(VLSI)의 병렬 정렬기 설계에 관한 논문이다. 발표된 빠른 VLSI 정렬 알고리즘은 Ν개의 데이타를 정렬하기 위해 O(log Ν)시간 복 잡도를 가지고 있다. 그러나 이러한 알고리즘은 입출력 시간을 고려하지 않고, 복잡 한 네트워크 구조를 가지므로 확장이나 실용화하기 힘들다. 입출력 시간이 포함된 병 렬 정렬 알고리즘들의 칩면적과 시간 복잡도를 분석한 후 가장 효과적인 rebound sort 이론을 확장하여 VLSI로 구현한다. 이 리바운드 정렬기는 파이프라인으로 구성하여 O(Ν)의 시간 복잡도를 가지며 한 개의 칩에 8개의 16비트 레코드를 정렬할 수 있다. 그리고 이 정렬 칩은 확장성을 가지고 있어 수직으로 연결할 경우 8개 이상의 레코드 를 정렬할 수 있다.

• 한국통신학회논문지
• /
• 제19권1호
• /
• pp.83-90
• /
• 1994

본 논문에서는 옵셋 전압을 이용하여 선형범위를 증가시킨 MOS트랜스컨덕터로 자이레이터를 구성하고, VLSI에 적합하도록 수동회로망을 구성하는 부유인덕터, 부유저항, 접지저항을 자이레이터로 모의하였다.EH한 설계 예로써 자이레이터를 이용하여 바터워스 필터를 설계하였으며, 트랜스컨덕터의 출력저항의 바이상성에 기인된 주파수천이의 특성을 보이며 필터를 구현하였다.

• 한국컴퓨터정보학회논문지
• /
• 제3권4호
• /
• pp.63-69
• /
• 1998

전력분배 네트워크의 면적 최적화는 VLSI 시스템의 레이아웃 디자인에 중요한 문제이다. 본 논문에서는 전압 하강과 전기 이동 제약을 만족하는 전력분배 네트의 최소 면적을 디자인 하기위해 문제를 해결하는 새로운 방법을 제안한다. 전력 네트 디자인에 대한두가지의 새로운 greedy heuristics을 제안했는데 하나는 bottorm-up 트리 구조와 다른 하나는 top-down 분리 분할 기법을 기본으로 한 것이다.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1081-1091
• /
• 1992

전압변환 원리를 이용한 임피던스 변환기의 폿트 종속 디지털 adaptor를 이용하여 임의의 필터규격을 만족하는 웨이브디지탈필터(WDF)를 설계하는 방법을 제안하였다. 기존의 전류변환 원리를 이용한 임피던스 변환기에 의한 WDF의 설계방법은 각종 필터 (LPF, BPF, HPF, BRF)마다 서로 다른 구조로써 실현하여야 한다. 그러나 본 연구에서 제안된 방법은 각종 WDF(LPF, HPF, BPF, BRF)를 한개의 보편적 회로를 이용하여 설계할 수 있음을 밝혔으며 이러한 보편적 회로는 VLSI실현을 위한 회로로써 적합하다.

• 대한전자공학회논문지TE
• /
• 제37권4호
• /
• pp.20-26
• /
• 2000

21세기는 정보화 사회가 지향하는 전문 산업인력 양성에 대비하기 위하여 정보통신의 목적에 기반을 둔 반도체 설계 교육시스템의 개발이 필수적이다. 이를 위한 전자, 정보통신 분야의 전문기술 습득을 위하여, 마이크로로봇을 적용한 전공 모듈식 창업교육 시스템을 개발하고자 한다. 개발된 교육 시스템은 마이크로 로봇과 관련되 세부전공 모듈식 수업으로부터 마이크로 로봇에 적용한 정보통신 교육시스템에 이르기까지 셀제현장에서 적용할 수 있는 현장감 있는 시스템 설계능력을 배양 할 수 있다. 또한 사회에서 필요로 하는 산업체 주문형 기술인력을 양성하고, 산업현장에서 적용되는 시스템을 해석하고 설계에 이르는 반도체 설계의 창업교육 과정까지 이해할 수 있는 산업체 주문형 중견기술의 양성을 위한 새로운 교육프로그램의 개발로 확대되리라 기대한다.