• 한국재료학회지
• /
• 제10권12호
• /
• pp.807-811
• /
• 2000

MFISFET (Metal-ferroelectric-nsulator-semiconductor-field effect transistor)에의 적용을 위해 CeO$_2$와 SrBi$_2$Ta$_2$O$_{9}$ 박막을 각각 r.f. sputtering 및 pulsed laser ablation법으로 제조하였다. CeO$_2$ 박막은 증착시 스퍼터링개스비 (Ar:O$_2$)에 따른 특성을 고찰하였다. Si(100) 기판 위에 $700^{\circ}C$에서 증착된 CeO$_2$ 박막들은 (200)방향으로 우선방향성을 가지고 성장하였고 $O_2$ 개스량이 증가함에 따라 박막의 우선방향성, 결정립도 및 표면거칠기는 감소하였다. C-V특성에서는 Ar:O$_2$가 1 : 1인 조건에서 제조된 박막이 가장 양호한 특성을 보였다. 제조된 박막들의 누설전류값은 100kV/cm의 전계에서 $10^{-7}$ ~$10^{-8}$ A의 차수를 보였다. CeO$_2$/Si 기판위에 성장된 SBT는 다결정질상의 치밀한 구조를 가지고 성장을 하였다 80$0^{\circ}C$에서 열처리된 SBT박막으로 구성된 MFIS구조의 C-V 특성에서 memory window 폭은 0.9V를 보였으며 5V에서 4$\times$$10^{-7}$ A/$\textrm{cm}^2$의 누설전류밀도를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 학술대회 논문집 전문대학교육위원
• /
• pp.138-140
• /
• 2007

$TiO_2-V_2O_5$ sol was fabricated using sol-gel method and $TiO_2-V_2O_5$ thin films were fabricated using dip-coating method. $V_2O_5$ sol was added 0.01mo1e, 0.03mo1e, 0.05mo1e into $TiO_2$ sol. Viscosity of sol increased fast from about 1,000 minutes and sol began gelation from about 10,000 minutes. As a results of crystalline properties, $V_2O_5$ peaks were not found despite of $V_2O_5$ addition. Endothermic reaction occurred due to evaporation of solvent and dissociation of OH at $80^{\circ}C$. Exothermic reaction occurred due to combustion and oxidation of solvent at $230^{\circ}C$, occurred to combustion and oxidation of alkyl group at $350^{\circ}C$. Thickness of thin films increased $0.1{\sim}0.25{\mu}m$ every a dipping.

• 전기화학회지
• /
• 제16권3호
• /
• pp.151-156
• /
• 2013

리튬이온 전지의 양극물질로써, 초임계 수열합성법을 이용해 만들어진 분말은 각각 $850^{\circ}C$와 $900^{\circ}C$ 공기 분위기에서 10시간씩 소성하여 $LiNi_{0.5}Mn_{0.3}Co_{0.2}O_2$를 합성하였다. 온도를 조절함에 따라 합성된 분말은 어떠한 영향을 받는지 x-ray pattern, SEM-image, 물리적 특성과 전기화학적 거동을 관찰해 연구하였다. 그 결과, $900^{\circ}C$에서 열처리된 물질의 입자크기가 $850^{\circ}C$에서 열처리된 물질에 비해 더 큰 것으로 나타났고, 특히 초기 가역용량 163.84 mAh/g (0.1 C/2.0-4.3 V), 186.87 mAh/g (0.1 C/2.0-4.5 V)의 가역용량을 나타내면서 훌륭한 전기화학적 거동을 보였으며, 50th cycle에서도 91.49%(0.2 C/2.0-4.3 V)와 90.36%(0.2 C/2.0-4.5 V)의 높은 용량 유지율을 보였다.

• 한국전자파학회논문지
• /
• 제12권6호
• /
• pp.890-898
• /
• 2001

Modified Materka-Kacprzak 대신호 MESFET(Metal Semiconductor Field Effect Transistor) model을 사용하여 4H-SiC MESFET의 대신호 모델링을 수행하였다. Silvaco사의 소자 시뮬레이터인 ATLAS를 사용하여 4H-SiC MESFET 소자 시뮬레이션을 수행하고, 이 결과를 modified Materka 대신호 모델을 사용하여 모델링 하였다. 시뮬레이션 및 모델링 결과는 -8 V의 pinch off 전압과 $V_{GS}$ =0 V, $V_{DS}$ =25 V에서 $I_{DSS}$270 mA/mm, $G_{m}$ =52.8 ms/mm를 얻을 수 있었고, 전력 특성 시뮬레이션을 통해 2GHz, $V_{GS}$ =-4V, $V_{DS}$ =25 V에서 10dB의 Gain과 34dBm(1 dB compression point)의 출력전력, 7.6W/mm의 전력밀도, 37%의 PAE(power added efficiency)를 얻을 수 있었다.다.

• 전기전자학회논문지
• /
• 제10권2호통권19호
• /
• pp.156-160
• /
• 2006

Al2O3 층의 유무에 따른 Ge 나노입자가 형성된 MOS 구조의 캐패시터의 전압에 대한 캐패시턴스 (C-V)의 특성을 측정하였다. Al20O층이 형성된 MOS 캐패시터의 C-V 곡선은 전압의 변화에 대해 나타나는 반시계 방항의 히스테리시스 특성은 Si 기판과 Ge 나노입자 사이를 전자가 터널링하여 Ge 나노입자에 저장되었기 때문이다. Al2O3 층이 없는 MOS 캐패시터의 경우, 시계 방향의 히스테리시스 특성과 좌측으로 이동한 플랫-밴드 전압 값을 볼 수 있다. 이것은 SiO2 층에 존재하는 산소 결원 (oxygen vacancy) 으로 인한 전하 트랩이 이러한 특성을 나타냈다 할 수 있다. 또, 백색광이 C-V 특성에 미치는 영향에 대하여 논하였다.

• 공업화학
• /
• 제7권2호
• /
• pp.362-370
• /
• 1996

$Li/V_6O_{13}$ 전지의 성능과 poly(acrylonitrile)[PAN]계 폴리머 전해질의 전기화학적인 성질을 조사 하였다. 폴리머 전해질의 이온 전도도는 상온에서 $2.3{\times}10^{-3}S/cm$를 보였으며 리튬 전극과의 상용성도 우수하였다. 또한 4.3V(vs. $Li^+/Li$)까지의 전기화학적인 안정성이 있는 것으로 나타났다. $Li/V_6O_{13}$ 전지 반응은 $V_6O_{13}$ 전극과 폴리머 전해질간의 계면 저항이 지배적 이었다. $V_6O_{13}$내의 리튬 이온의 확산 계수값은 $2.7{\times}10^{-9}{\sim}4.2{\times}10^{-8}cm^2/sec$로 나타났다. $V_6O_{13}$ 활물질의 이용률은 C/8($50{\mu}A/cm^2$)에서 95%였으며 C/4($100{\mu}A/cm^2$)에서는 82%로 각각 나타났다.

• 한국결정성장학회지
• /
• 제13권6호
• /
• pp.272-278
• /
• 2003

초음파 분무에 의한 유기금속 화학증착법 (MOCVD)법으로 $Bi_4Ti_3O_{12}$(BIT)와 Bi와 Ti 대신에 La과 V을 동시에 치환시킨 ($Bi_{3.75}La_{0.75})(Ti_{2.97}V_{0.03})O_{12}$ (BLTV)박막을 ITO/glass 기판 위에 증착하였다. 산소 분위기에서 30분 동안 증착한 후, RTA 방식의 직접삽입법으로 열처리를 하였다. 박막은 페로브스카이트상 생성 온도, 미세구조, 전기적 성질에 관해서 조사하였다. XRD(X-Ray diffraction) 측정결과 BLTV 박막의 페로브스카이트상 생성 온도는 약 $600^{\circ}C$로써 BIT의 $650^{\circ}C$보다 더 낮았다. BLTV 박막의 누설전류는 인가전압 1 V에서 $1.52\times10^{-19}$ A/cm^2$로 측정되었다 또한, $650^{\circ}C$에서 증착했을 경우 잔류 분극값이 $5.6\mu$C/$cm^2$, 항전계값 96.5 kV/cm으로 명확한 강유전성을 보이고 있다.

• BMB Reports
• /
• 제54권8호
• /
• pp.425-430
• /
• 2021

Severe acute respiratory syndrome coronavirus 2 (SARS-CoV-2) induces coronavirus disease 2019 (COVID-19) and may increase the risk of adverse outcomes in lung cancer patients. In this study, we investigated the expression and function of mucin 1 (MUC1) after SARS-CoV-2 infection in the lung epithelial cancer cell line Calu-3. MUC1 is a major constituent of the mucus layer in the respiratory tract and contributes to pathogen defense. SARS-CoV-2 infection induced MUC1 C-terminal subunit (MUC1-C) expression in a STAT3 activation-dependent manner. Inhibition of MUC1-C signaling increased apoptosis-related protein levels and reduced proliferation-related protein levels; however, SARS-CoV-2 replication was not affected. Together, these results suggest that increased MUC1-C expression in response to SARS-CoV-2 infection may trigger the growth of lung cancer cells, and COVID-19 may be a risk factor for lung cancer patients.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.213-219
• /
• 2015

현대 사회에서는 새로운 기술이나 가설을 증명하기 위해 시뮬레이션을 사용한다. 특히, 군사 훈련을 진행하거나 전쟁상황을 예측하기 위하여 국방 Modeling & Simulation(M&S)을 사용한다. 국방 M&S는 실제 환경에서 진행하는 Live Simulation, 가상환경에서 진행하는 Virtual Simulation, 그리고 워 게임과 같은 Constructive Simulation으로 이루어지며 각각을 L체계, V체계, C체계라고 한다. L체계는 실제 환경을 전제하기 때문에 현실성이 높지만 예산 효율성이 떨어진다. 이와 반대로 V와 C체계는 현실성이 떨어지지만 예산 효율성을 높인다. 이러한 각 체계의 장단점을 바탕으로 세 가지 체계를 모두 연동한 L-V-C 통합 환경을 구축한다면 시뮬레이션의 질을 향상시킬 수 있다. 본 논문에서는 L-V-C 통합 환경을 구축하기 위해 이기종 시뮬레이션 미들웨어 간 연동하는 방안을 제시하고 서로 다른 미들웨어간의 연동 테스트 결과를 보인다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.180-184
• /
• 2018

산화갈륨 ($Ga_2O_3$)과 탄화규소 (SiC)는 넓은 밴드 갭 ($Ga_2O_3-4.8{\sim}4.9eV$, SiC-3.3 eV)과 높은 임계전압을 갖는 물질로서 높은 항복 전압을 허용한다. 수직 DMOSFET 수평구조에 비해 높은 항복전압 특성을 갖기 때문에 고전압 전력소자에 많이 적용되는 구조이다. 본 연구에서는 2차원 소자 시뮬레이션 (2D-Simulation)을 사용하여 $Ga_2O_3$와 4H-SiC 수직 DMOSFET의 구조를 설계하였으며, 항복전압과 저항이 갖는 trade-off에 관한 파라미터를 분석하여 최적화 설계하였다. 그 결과, 제안된 4H-SiC와 $Ga_2O_3$ 수직 DMOSFET구조는 각각 ~1380 V 및 ~1420 V의 항복 전압을 가지며, 낮은 게이트 전압에서의 $Ga_2O_3-DMOSFET$이 보다 낮은 온-저항을 갖고 있지만, 게이트 전압이 높으면 4H-SiC-DMOSFET가 보다 낮은 온-저항을 갖을 수 있음을 확인하였다. 따라서 적절한 구조와 gate 전압 rating에 따라 소자 구조 및 gate dielectric등에 대한 심화 연구가 요구될 것으로 판단된다.