• 한국인터넷방송통신학회논문지
• /
• 제19권3호
• /
• pp.73-82
• /
• 2019

스마트팩토리를 구축하기 위해서는 CPPS(Cyber Physical Production System)의 구축은 필수적으로 동반되어야 하는 중요한 시스템이다. CPPS를 통해서 물리적 공장을 디지털 기반의 사이버 세상으로 옮겨오고 이를 지능적, 자율적으로 모니터링하고 제어하는 것이 스마트팩토리의 실체이다. 하지만 기존에 제시된 CPPS의 아키텍처들은 추상적인 모델링 형태의 아키텍처만 제시하고 있으며, 스마트팩토리에서 데이터를 수 집 교환을 위한 국제 표준인 OPC UA Framework(Open Platform Communication Unified Architecture)을 CPPS의 기본적인 체계로 적용한 연구는 부족하였다. 이에 아키텍처 구성 실제 공장에 적용 가능한 CPPS 아키텍처로 분산되어진 필드 데이터를 수집하여 중앙에 집중화 된 서버에서 집중된 데이터 처리가 되어야만 클라우드와 IoT를 모두 포함할 수 있는 CPPS를 구현 가능하다. 본 연구에서는 중앙 처리 OPC UA Framework을 준수한 OPC UA를 기술 체계를 기반으로 중앙의 OPC UA Server를 통해 CPPS 아키텍처를 구현하고 OPC UA 모델링 처리를 통해 CPPS 논리 프로세스와 데이터 처리 프로세스가 자동으로 생성되는 방법을 포함한 CPPS 아키텍처를 제안하고 모델 공장을 실제로 구현하여 그 성능과 가용성에 대해서 연구하였다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2011년도 춘계학술대회 논문집
• /
• pp.239-246
• /
• 2011

This paper is a study on the management system of data and documents for the LRT Project using the systems engineering approach. It is addressed a computed based management system using the Systems Engineering Approach toward system thinking to manage effectively and efficiently data and documents. Because the unified efforts was insufficient data and outcomes of project management and systems engineering during the existing LRT Project, we proposed the unified computer management system for the project management and systems engineering efforts using the systems engineering methodology like as a operation concept, collection and analysis of requirements, and functional architecture analysis. This will offer supply efficiently data and outcomes management for the LRT project and then support the automatical document publish output.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.523-526
• /
• 1998

In an ongoing project at ETRI-CSTL, A debugger for distributed programs that run on a varied collection of machines is being built. To build such debugger, a clientserver model is incorporated. This strategy enables us to provide a unified user interface and isolate debugger core from the user interface. Several debugging servers running on a diverse set of platforms permit the implementation of a distributed debugger for heterogeneous environment, and the single debugging client provides unified debugging concept and graphical user interface over various servers. Also, the precise specification of the interaction protocol between the client and server facilitates client to be paired with a variety of server implementantations. This paper describes the design and implementation of our debugger, concentrating on the system architecture.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2017년도 제56차 하계학술대회논문집 25권2호
• /
• pp.21-24
• /
• 2017

본 논문은 함정 전투체계의 아키텍처를 설계하고 세부 기능을 분석 및 구현하기 위한 방안 연구를 위해 작성되었다. 함정 전투체계와 같이 복잡도 높은 대규모 시스템에서 문서 산출물에 근거한 개발은 산출물 간 유기적인 연결이 어렵고 요구조건의 변화에 따른 영향 요소 식별 및 반영이 어렵다는 단점을 갖는다. 이에 대한 대안으로 제시된 모델 기반 개발 방법론을 함정 전투체계에 적용하기 위해 미 국방 분야 표준 아키텍처인 DoDAF와 이를 지원하는 UPDM, 시스템 엔지니어링과 소프트웨어 엔지니어링 분야의 모델링을 지원하는 SYSML/UML을 살펴보고 함정 전투체계에 적합한 모델 구성 및 각 개발 단계 별 모델링을 수행하는 절차에 대한 가이드라인을 제시한다.

• ETRI Journal
• /
• 제16권1호
• /
• pp.17-34
• /
• 1994

In this paper, we present an architecture of the constant false alarm rate (CFAR) detector called the generalized order statistics (GOS) CFAR detector, which covers various order statistics (OS) and cell-averaging (CA) CFAR detectors as special cases. For the proposed GOS CFAR detector, we obtain unified formulas for the false alarm and detection probabilities. By properly choosing coefficients of the GOS CFAR detector, one can utilize any combination of ordered samples to estimate the background noise level. Thus, if we use a reference window of size N, we can realize $(2^N-1)$ kinds of CFAR processors and obtain their performances from the unified formulas. Some examples are the CA, the OS, the censored mean level, and the trimmed mean CFAR detectors. As an application of the GOS CFAR detector to multiple target detection, we propose an algorithm called the adaptive mean level detector, which censors adaptively the interfering target returns in a reference window.

• Journal of Information Technology Applications and Management
• /
• 제13권4호
• /
• pp.109-120
• /
• 2006

Enterprise Content Integration (ECI)is an IT strategy that improves enterprise' competitive advantages by integrating enterprise wide information and content into a unified view, which in turn supports efficient and effective decision making. Content Syndication Systems (CSS) is a solution that implements the ECI strategy. In semi-conductor industries, it is usual that enterprise content is scattered over tens of legacy systems. Therefore, engineers in semi-conductor companies spend a few hours to locate required engineering information on a daily basis as part of their jobs. In this paper, we develop an enterprise CSS system that integrates enterprise wide contents into a unified view that is suitable for semi-conductor industries. For this research, we first define enterprise CSS, then identify their systems requirements. Then we propose an architecture supporting the identified requirements, and present the implemented prototype. One of the most important requirements is the individualized subscription rule setting for engineering information. For this purpose, we developed methods to represent the information properties and subscription rules.

• 한국통신학회논문지
• /
• 제42권1호
• /
• pp.268-278
• /
• 2017

본 논문에서는 동시 무선 정보 및 전력 전송 시스템에서 전송률-에너지 영역 관점에서의 근본적인 트레이드오프를 최소화하기 위해 제안되었던 새로운 수신기 구조를 기반으로 복잡도가 낮은 새로운 검출 기법들을 제안한다. 첫 번째로 에너지 하베스팅을 위한 정류된 신호로부터 얻을 수 있는 진폭 정보를 통해 유클리드 거리 기반으로 부호의 진폭을 먼저 검출한 후 기존의 정보 복호화 과정에서 얻을 수 있는 위상 정보를 통해 유클리드 거리를 기반으로 최종 부호를 검출하는 이단 검출 기법을 제안한다. 두 번째로 기존의 정보 복호화 과정을 통해 얻을 수 있는 진폭과 위상 정보를 포함한 유클리드 거리와 에너지 하베스팅을 위한 정류된 신호로부터 얻을 수 있는 진폭정보를 포함한 유클리드 거리를 결합하여 부호를 검출 할 수 있는 유클리드 거리 결합 검출 기법을 제시한다. 모의실험을 통해 부호 에러율과 부호 성공률-에너지 영역, 달성 가능한 전송률-에너지 영역 측면에서 기존의 정보 복호화 기법보다 우수한 성능을 얻음을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제39권5호
• /
• pp.477-485
• /
• 2002

본 논문에서는 H.263 비디오 코덱 구현을 위한 효율적인 하드웨어 구조를 제안하고, 이에 기반한 VLSI 구현을 기술한다. 제안 구조는 부호화 및 복호화에 사용되는 내부 하드웨어 블록들간의 연결 및 이 블록들과 내부 RISC 프로세서간의 연결에 단일화된 인터페이스 방법을 사용한다. 이러한 단일화된 인터페이스의 사용은 블록들의 모듈화된 설계를 가능하게 하며, 하드웨어/소프트웨어의 적절한 분할 및 효과적인 파이프라인 동작을 가능하게 한다. 개발된 VLSI는 H.263 버전 2의 프로파일 3 @ 레벨 10을 지원하고, 제어용 프로토콜인 H.245와 다중화 프로토콜인 H.223을 지원한다. 따라서 외부에 오디오 코덱 칩을 추가함으로써 완전한 ITU-T H.324 또는 3GPP 3G-324M 멀티미디어 터미널 기능 구현에 사용될 수 있으며, 하드웨어 블록들을 최대한 활용하면서 소프트웨어적으로 H.263++와 MPEG4 코덱을 구현 할 수 있는 구조이다. 구현된 H.263 코덱은 40MHz의 동작 주파수에서 초당 15 프레임 이상의 성능으로 QCIF 크기의 영상의 부호화 및 복호화를 동시에 수행할 수 있다.

• 제어로봇시스템학회논문지
• /
• 제10권5호
• /
• pp.428-433
• /
• 2004

In this paper, we developed a multi-protocol controller based on SoC and embedded Linux and applied it to integrate with BAS in a unified TCP/IP socket communication. The multi-protocol controller integrates control networks of RS-485 and LonWorks devices to BAS. The system consists of three-tier architecture, such as a BAS, a multi-protocol converter, and control devices. By using UML, we modeled the system architecture. In order to show the feasibility of system architecture, it was applied to a small BAS system. The experimental results show that the multi-protocol controller using embedded Linux is flexible and effective way to develop a building control system.

• Journal of Information Processing Systems
• /
• 제5권4호
• /
• pp.187-196
• /
• 2009

This paper presents compact cryptographic hardware architecture suitable for the Mobile Trusted Module (MTM) that requires low-area and low-power characteristics. The built-in cryptographic engine in the MTM is one of the most important circuit blocks and contributes to the performance of the whole platform because it is used as the key primitive supporting digital signature, platform integrity and command authentication. Unlike personal computers, mobile platforms have very stringent limitations with respect to available power, physical circuit area, and cost. Therefore special architecture and design methods for a compact cryptographic hardware module are required. The proposed cryptographic hardware has a chip area of 38K gates for RSA and 12.4K gates for unified SHA-1 and SHA-256 respectively on a 0.25um CMOS process. The current consumption of the proposed cryptographic hardware consumes at most 3.96mA for RSA and 2.16mA for SHA computations under the 25MHz.