• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.71-79
• /
• 2010

본 논문은 LLC 공진 제어 IC(Integrated Circuit) 설계에 관한 것이다. LLC 공진 제어 IC는 DC/DC 변환하기 위해서 외부의 공진 회로에 입력되는 주파수를 조정하여 트랜스포머를 통해서 2차 측의 출력 전압을 조정한다. 공진회로에 펄스를 공급하기 위한 클럭 생성기가 내장되어 있고, 클럭 주파수는 외부 저항을 사용하여 튜닝이 가능하다. 또한 외부 피드백 입력되는 전압을 이용해 주파수 조정이 가능하도록 VCO(Voltage Controlled Oscillator) 기능을 내장하였다. 동작의 신뢰성을 높이고 회로를 보호하기 위해서 UVLO(Under Voltage Lock Out), brown out, fault detector의 보호회로를 내장하였고, 입력 커패시턴스가 큰 용량의 IGBT(Insulated Gate Bipolar Transistor)를 구동하기 위해서 높은 전압, 전류의 제공이 가능한 HVG(High Side Driver), LVG(Low Side Driver) 드라이버 회로를 내장하였다. LLC 공진 제어 회로를 하나의 칩으로 구현하여 LLC 공진 회로를 제어하는데 있어 필요한 회로들을 설계하였다. 설계한 LLC 공진 제어 IC는 0.35 um 2P3M BCD 공정으로 제작하였다. 칩의 면적은 $1400um{\times}1450um$ 이고, 5V, 15V 두 가지의 전원 전압을 사용한다.

• Restorative Dentistry and Endodontics
• /
• 제27권5호
• /
• pp.488-492
• /
• 2002

The purpose of this study was to evaluate the effectiveness of plasma arc curing (PAC) unit for composite and compomer curing. To compare its effectiveness with conventional quartz tungsten halogen (QTH) light curing unit, the polymerization shrinkage rates and amounts of three composites (Z100, Z250, Synergy Duo Shade) and one compomer, that had been light cured by PAC unit or QTH unit, was compared using a custome made linometer. The measurement of polymerization shrinkage was peformed after polymerization with either QTH unit or PAC unit. In case of curing with the PAC unit, the composite was light cured with Apollo 95E for 6s, the power density of which was recorded as 1350 mW/$\textrm{cm}^2$ by Coltolux Light Meter. For light curing with QTH unit, the composite was light cured for 30s with the XL2500, the power density of which was recorded as 800 mW/$\textrm{cm}^2$ by Coltolux Light Meter. The amount of linear polymerization shrinkage was recorded in the computer every 0.5s for 60s. Ten measurements were made for each material. The amount of linear polymerization shrinkage for each material in 10s and 60s which were cured with PAC or QTH unit were compared with t test. The amount of polymerization shrinkage in the tested materials were compared with 1way ANOVA with Duncan's multiple range test. As for the amounts of polymerization shrinkage in 60s, there was no difference between PAC unit and QTH unit in Z250 and Synergy Duo Shade. In Z100 and Dyract AP, it was lower when it was cured with PAC unit than when it was cured with QTH unit (p<0.05). As for the amounts of polymerization shrinkage in 10s, there was no difference between PAC unit and QTH unit in Z100 and Dyract AP. The amounts of polymerization shrinkage was significantly higher when it was cured with PAC unit in Z250 and Synergy Duo Shade (p<0.05). The amounts of polymerization shrinkage in the tested materials when they were cured with QTH unit were Z250 (6.6um) < Z100 (9.3um), Dyract AP (9.7um) < Synergy Duo Shade (11.2um) (p<0.05). The amount of polymerization shrinkage when the materials were cured with PAC unit were Dyract AP (5.6um) < Z100 (8.1um), Z250(7.0um) < Synergy Duo Shade (11.2um) (p<0.05).

• 마이크로전자및패키징학회지
• /
• 제20권3호
• /
• pp.31-35
• /
• 2013

TSOP(Thin Small Outline Package)는 가전제품, 자동차, 모바일, 데스크톱 PC등을 위한 저렴한 비용의 패키지로, 리드 프레임을 사용하는 IC패키지이다. TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다. 그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다. 본 연구에서는 열적 안정성을 갖도록 리드프레임 구조 개선을 위해 수치해석적 방법으로 진행하였다. TSOP 패키지에서 리드프레임의 열적 처짐은 반도체와 다이 사이의 거리(198 um~366 um)에서 안티-디플렉션의 위치에 따라 시뮬레이션을 진행하였다. 안티-디플렉션으로 TSOP 패키지의 열적 처짐은 확실히 개선되는 것을 확인 했다. 안티-디플렉션의 위치가 inside(198 um)일 때 30.738 um 처짐을 보였다. 이러한 결과는 리드프레임의 열적 팽창을 제한하는데 안티-디플렉션이 기여하고 있기 때문이다. 그러므로 리드프레임 패키지에 안티-디플렉션을 적용하게 되면 낮은 CTE를 갖는 재료로 대체하지 않아도 열적 처짐을 향상시킬 수 있음을 기대할 수 있다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.399-401
• /
• 2008

• Journal of the Korean Statistical Society
• /
• 제17권2호
• /
• pp.134-145
• /
• 1988

The basic conditions for a parallel-flats fraction to be a search design of Resolution III.2 have been developed in Um (1980, 1981, 1983, 1984). In this paper, a series of resolution III.2 search designs for $3^n, n=4, 5, 6$, are presented.

• 한국도로학회:학술대회논문집
• /
• 한국도로학회 2002년도 학술발표회 논문집
• /
• pp.187-194
• /
• 2002

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2004년도 하계종합학술발표회논문초록집
• /
• pp.316-316
• /
• 2004

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2005년도 춘계학술발표대회 및 제8회 신소재 심포지엄 논문개요집
• /
• pp.109-109
• /
• 2005

• 한국인터넷방송통신학회논문지
• /
• 제8권5호
• /
• pp.35-41
• /
• 2008

본 논문은 디지털 오디오 신호처리의 고속 및 저전력 동작을 구현하기 위한 전류모드 신호처리의 고성능 회로에 관하여 설계방안을 제시한다. 디지털 오디오 프로세서는 FFT(fast Fourier transform)와 같은 디지털 연산 동작이 필요하며, FFT 프로세서는 그 설정 포인트에 따라, 전력이 많이 필요하게 되며, 또한 고속 동작의 요구에 따라, 전력의 부담은 증대되고 있다. 따라서, 디지털 오디오 프로세서에 SI(switched current) circuit을 이용하는 analog current-mode 신호처리의 응용이 적용되게 되었다. 그러나 SI circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖기 때문에, 전류 전달 특성에 있어서 오차를 발생시킨다. 본 논문에서는 current memory의 문제점인 clock- feedthrough의 해결방안으로 switch MOS에 dummy MOS의 연결을 검토하고, 0.25um process로 제작하기 위하여 switch MOS와 dummy MOS의 width의 관계를 도출하고자 한다. 시뮬레이션 결과, memory MOS의 width가 20um, 입력전류와 바이어스전류의 비가 0.3, switch MOS의 width가 2~5um일 경우에 switch MOS와 dummy MOS의 width는 $W_{M4}=1.95W_{M3}+1.2$의 관계로 정의되고, switch MOS의 width가 5~10um일 경우에 width는 $W_{M4}=0.92W_{M3}+6.3$의 관계로 정의되는 것을 확인하였다. 이 때, 정의된 MOS transistor의 width관계는 memory MOS의 설계에 유용한 지침이 될 것이며, 저전력 고속 동작의 디지털 오디오 프로세서의 적용에 매우 유용할 것으로 기대된다.

• 자원리싸이클링
• /
• 제23권5호
• /
• pp.55-61
• /
• 2014

As의 평균함량이 285 mg/kg인 상동광산 광물찌꺼기의 As제거를 위한 부유선별에서 인산염 첨가에 따른 영향을 알아보기 위해 제3인산나트륨(이하 T.S.P)을 분산제로 첨가하여 부유선별을 실시하였다. 먼저 분산제 없이 부유선별을 진행한 결과, As제거율은 88.7%, 부상물의 무게비는 2.52%였고 추가적으로 T.S.P를 첨가하여 부유선별을 실시한 결과 각각 92.74%, 2.26%로 As제거율은 증가하고 부상물의 무게비는 감소하였다. 두 실험의 부상물을 대상으로 입도분석을 진행한 결과, T.S.P를 첨가하지 않은 부상물은 평균입도가 19.34 um, 10 um이하의 양이 전체의 40.2%인 반면 T.S.P를 첨가할 경우, 각각 176.8 um, 6.5%였으며 이를 통해 미립입자의 부유가 억제되었음을 확인하였다. 또한 X.R.F 분석을 통해 두 실험 부상물의 실리카($SiO_2$)함량을 비교해본 결과, T.S.P를 첨가하지 않은 경우 42.74%, 첨가한 부상물의 경우 29.56%로 실리카계열의 친수성입자가 효과적으로 분산되어 부유가 억제되는 결과를 확인하였다.