

TSOP(Thin Small Outline Package) 열변형 개선을 위한 전산모사 분석

김상우^{1,2} · 이해중¹ · 이효수^{1,†}

¹한국생산기술연구원, ²한양대학교 기계공학과

Numerical Analysis for Thermal-deformation Improvement in TSOP(Thin Small Outline Package) by Anti-deflection Adhesives

Sang-Woo Kim^{1,2}, Hai-Joong Lee¹ and Hyo-Soo Lee^{1,†}

¹Rare metal R&D Group, Korea institute of Industrial Technology, 7-47 Songdo-dong, Yeonsu-gu, Incheon, Korea

²Mechanical engineering, Hanyang University, 55 Hanyangdaehak-ro, Ansan, Kyeonggi-do, Korea

(2013년 6월 3일 접수: 2013년 6월 20일 수정: 2013년 7월 3일 게재확정)

초 록: TSOP(Thin Small Outline Package)는 가전제품, 자동차, 모바일, 데스크톱 PC등을 위한 저렴한 비용의 패키지로, 리드 프레임을 사용하는 IC패키지이다. TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다. 그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다. 본 연구에서는 열적 안정성을 갖도록 리드프레임 구조 개선을 위해 수치해석적 방법으로 진행하였다. TSOP 패키지에서 리드프레임의 열적 처짐은 반도체와 다이 사이의 거리(198 um~366 um)에서 안티-디플렉션의 위치에 따라 시뮬레이션을 진행하였다. 안티-디플렉션으로 TSOP 패키지의 열적 처짐은 확실히 개선되는 것을 확인 했다. 안티-디플렉션의 위치가 inside(198 um)일 때 30.738 um 처짐을 보였다. 이러한 결과는 리드프레임의 열적 팽창을 제한하는데 안티-디플렉션이 기여하고 있기 때문이다. 그러므로 리드프레임 패키지에 안티-디플렉션을 적용하게 되면 낮은 CTE를 갖는 재료로 대체하지 않아도 열적 처짐을 향상시킬 수 있음을 기대할 수 있다.

Abstract: TSOP(Thin Small Outline Package) is the IC package using lead frame, which is the type of low cost package for white electronics, auto mobile, desktop PC, and so on. Its performance is not excellent compared to BGA or flip-chip CSP, but it has been used mostly because of low price of TSOP package. However, it has been issued in TSOP package that thermal deflection of lead frame occurs frequently during molding process and Au wire between semiconductor die and pad is debonded. It has been required to solve this problem through substituting materials with low CTE and improving structure of lead frame. We focused on developing the lead frame structure having thermal stability, which was carried out by numerical analysis in this study. Thermal deflection of lead frame in TSOP package was simulated with positions of anti-deflection adhesives, which was ranging 198 um~366 um from semiconductor die. It was definitely understood that thermal deflection of TSOP package with anti-deflection adhesives was improved as 30.738 um in the case of inside(198 um), which was compared to that of the conventional TSOP package. This result is caused by that the anti-deflection adhesives is contributed to restrict thermal expansion of lead frame. Therefore, it is expected that the anti-deflection adhesives can be applied to lead frame packages and enhance their thermal deflection without any change of substitutive materials with low CTE.

Keywords: The semiconductor package, Thermal stress, Deflection, TSOP

1. 서 론

TSOP(Thin Small Outline Package)는 리드프레임을 이용하여 실장되는 IC 패키지의 종류로써 기존 BGA 또는

flip-chip CSP에 비하여 실장면적은 크지 않으나, 저가격의 장점으로 여전히 SRAM, flash memory 등의 제품에 쓰인다.¹⁻⁵⁾ 그러나 Fig. 1에 나타난 바와 같이 리드프레임을 이용하는 IC패키지들은 기계적 가공공정 또는 습식 에칭

[†]Corresponding author

E-mail: todd3367@kitech.re.kr

© 2013, The Korean Microelectronics and Packaging Society

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

공정으로 칩과 연결되는 단자를 미세하게 패턴 가공되어야 하고, 지지체의 면적이 감소되므로, IC패키지 공정 중에 발생하는 온도 등에 의하여 패턴의 처짐, 워피지 등의 열변형 결함이 발생하고 있다.⁶⁻⁷⁾ 특히 TSOP의 리드프레임 처짐 불량은 반도체 다이와 TSOP 패드간 거리차이를 발생시키므로 와이어본딩 불량의 직접적인 원인이 되기 때문에, 산업현장에서는 우선적으로 해결되어야 할 사항이다. TSOP의 리드프레임 처짐에 대한 해결방안은 리드프레임 소재를 열안정성이 우수한 Cu-Ni계의 고가소재로 대체하거나, 리드프레임 구조를 개선하여 처짐을 방지하는 방법이 있다. TSOP는 저가형 제품이므로 대체소재보다는 리드프레임 구조개선에 의하여 처짐 불량을 개선할 필요가 있다. 즉, 전산모사기법과 같은 계산기법을 통하여 반도체칩과 리드프레임에서의 열적 거동을 분석하고 그 결과를 바탕으로 리드프레임 처짐에 대한 구조개선을 제시하고자 하였다.

따라서 본 연구에서는 기존의 열응력에 의한 IC 패키지의 파괴 현상을 유한요소법(FEM)을 이용하여 패키지의 구조에 따른 열적 특성을 해석하고, TSOP의 리드프레임을 고정시켰을 경우 및 압력을 가했을 경우에서의 리드프레임의 처짐량 차이를 확인하였다. 그리고 안티-디플렉션의 위치에 따른 리드프레임 처짐의 차이점을 비교하여 처짐량을 최소화 할 수 있는 리드프레임의 최적 구조를 제시하고자 한다.

2. 연구방법

2.1. 모델링

본 연구는 54개의 핀수를 갖는 54TSOP 제품의 구조와 열응력 상관관계를 분석하였다. Fig. 1은 54TSOP의 리드프레임 부분과 섭스트레이트(substrate)와 다이(die)가 실장된 도면이다. 리드프레임 두께는 127 μm, 섭스트레이트(substrate) 두께 130 μm, 다이(die) 두께 130 μm이다. 54TSOP 제품은 칩상부와 리드프레임 패드사이를 와이어본딩으로 연결하기 때문에 리드프레임의 중간부분이 다




Fig. 1. Lead fram with substrate and die(TSOP).




Fig. 2. Three dimensional FEM model of TSOP.

Table 1. Material Properties.

Materials	Density (kg/m ³)	Young's modulus (GPa)	Poisson's Ratio	CTE (ppm/°C)	T/C (W/m ² °C)
Lead-Frame	8110	145.1	0.3	4.3	15.89
Substrate	2000	25.5	0.19	15	30
Die	2330	185	0.28	0.26	149
Anti-deflection adhesive	1430	3.2	0.4	55	0.52

운셋(down-set)된 구조로 이루어 진다. 본 연구에서는 리드프레임의 다운셋(down-set) 높이는 400 μm로 모델링하였다.

2.2. 수치기법

열 해석 파트에서 요소타입(element type)으로 열과 변형에 대한 자유도를 가진 10개의 절점으로 이루어진 3차원 4면체 요소로 해석하였다. 이때 발생하는 열응력은 다음과 같이 나타낼 수 있다.

$$\sigma(T, t) = \int_{T_{mold}}^T \frac{(\alpha_L - \alpha_m)}{(1/E_L + 1/E_m)} dT \quad (1)$$

여기서 t는 시간, T는 온도, T_{mold}는 몰딩온도, T₀는 특정온도, 하첨자 L은 리드프레임, 하첨자 m은 접촉하는 재료를 나타낸다.

2.3. 유한요소 모델링 및 재료상수

본 연구에서는 온도분포와 응력분포의 계산을 위하여 상용유한요소 프로그램인 ANSYS를 이용하였다.

DesignModeler를 이용하여 모델링을 하였으며, 10절점 사면체요소를 사용하였다. 이때 절점과 요소의 수는 각각 40만개와 8만개 정도이다. Fig. 2는 3차원 해석 모델을 나타내낸 것이다.

패키지 해석 모델의 지지조건은 2가지로 각 모서리를 고정시키는 것과 아랫면에 압력을 주는 조건으로 하였다. 열하중으로는 공정온도인 180°C로 가정하여 해석을 하였

으며 내부가 정상상태에 도달했을 때 구성 재료의 열팽창계수 차이에 의해 발생하는 열응력을 계산하였다. 해석 시 필요한 재료상수는 Table 1과 같다. 칩과 리드프레임의 재료상수는 S社의 재료상수를 사용하였으며 가해지는 온도구간에서는 변하지 않는다고 가정하였다.

3. FEM 해석 결과 및 고찰

열응력은 식(1)에서 보는 바와 같이 주로 탄성계수와 열팽창계수에 의하여 결정되며, 고온에서는 열팽창계수가 증가하고 탄성계수는 감소한다. 이는 열팽창계수가 커지면 열응력이 증가되고, 탄성계수가 낮아지면 열응력이 감소되는 것을 보여줍니다. 그러나 열응력의 감소보다는 열응력의 증가량이 더 크기 때문에 고온에서의 파단강도는 상온에 비하여 현저하게 저하되므로 응력이 집중되는 부위에서 파괴가 일어날 가능성이 높다. 따라서 이에 대한 대비로 Fig. 3과 같은 방식으로 안티-디플렉션(anti-deflection adhesive)을 추가하여 시뮬레이션을 수행하였다.

3.1. 고정조건의 결과

Fig. 4(a)는 리드프레임의 전면에 온도가 180°C로 가열되었을 때 열 해석을 수행하고 각 모서리에 원통고정(cylindrical fixed) 조건을 부여하여 구조 해석을 수행한 결과이다. 그 결과 열응력으로 인해 리드프레임 3열에 집중적으로 처짐이 발생하는 것을 알 수 있다. 처짐 현상을 개선하기 위해 안티-디플렉션(anti-deflection adhesive) 위치를 변경하며 시뮬레이션을 수행한 결과는 Fig. 4(b), (c), (d)와 같다. 리드프레임의 최대 처짐량을 정리하면 Table 2




Fig. 3. The Addition of anti-deflection adhesive on the lead-frame.

Table 2. Deflection result(fixed condition).

Anti-deflection adhesive location	Deflection value(μm)
Bare-lead-frame	75.168
Inside(198 μm)	30.738
Mid(273 μm)	33.335
Outside(366 μm)	34.347




Fig. 4. Package simulation result of TSOP under the heating condition 180°C. (a) Bare lead-frame, (b) Inside(198 μm) of anti-deflection adhesive, (c) mid(273 μm) of anti-deflection adhesive, (d) outside(366 μm) of anti-deflection adhesive.




Fig. 5. Thermal-stress strain result of bare lead-frame. (a) Isometric view of total deformation, (b) cross section view of total deformation, (c) deformation result of each point.

와 같다. Table 2에서 보면 bare lead-frame 대비 처짐이 inside(198 μm)에서 약 60% 감소, mid(273 μm)에서 약 56% 감소, 마지막으로 outside(366 μm)는 약 55% 감소하는 것을 확인할 수 있다. 리드프레임의 각 모서리를 고정하였을 때 inside(198 μm)가 bare lead-frame 대비 가장 높은 60%의 감소율을 보인다.

3.2. 압력조건의 결과

Fig. 5는 Fig. 4와 같은 방식으로 패키지에 온도를 가열하였을 때 열팽창에 의한 형상 변화를 보인 것이다. 리드프레임의 윗면은 고정(fixed) 경계조건을 부여하고 리드프레임의 아랫면에 48,000 kgf의 압력조건으로 시뮬레이션을 수행하였다. 고정조건과 같이 열응력으로 인해 리드프레임 3열에 열응력이 집중적으로 가해져 처짐이 발생하는 것을 알 수 있다. 처짐 현상을 개선하기 위해 안




Fig. 6. Strain result for anti-deflection adhesive location in pressure condition. (a) Inside(198 um) of anti-deflection adhesive, (b) mid(273 um) of anti-deflection adhesive, (c) outside(366 um) of anti-deflection adhesive, (d) inside-bottom of anti-deflection adhesive.




Fig. 7. Result of the deflection difference on point 1.

티-디플렉션(anti-deflection adhesive)의 위치를 변경하여 시뮬레이션을 수행한 결과를 Fig. 6에 나타내었다. 안티-디플렉션의 위치를 각각 inside(198 um), mid(273 um), outside(366 um), inside-bottom(198 um)으로 최대 처짐량을 정리하면 다음과 같다. 안티-디플렉션의 위치가 inside일 때 가장 많이 처짐을 보이는 변형량은 약 56.5 μm 이고, mid일 때는 75.5 μm , outside일 때는 89.4 μm , inside-bottom일 때는 78.3 μm 이다. 이는 리드프레임의 처짐 부분을 4개 포인트로 지정하여 확인한 값 중 가장 큰 변형을 보인 위치는 포인트 1이다. Fig. 5(b)에서 화살표로 표시되어 있는 부분이 다운셋(down-set)이고 Fig. 5(c)에서 4개 포인트를 확인할 수 있다. 이 부분에 대하여 안티-디플렉션(anti-deflection adhesive)이 붙여지지 않는 경우와 안티-디플렉션(anti-deflection adhesive)이 붙여진 경우 포인트1에서 처짐량의 결과를 Fig. 7과 같이 나타낼 수 있다. Fig. 7에서 보면 안티-디플렉션이 inside부분에 붙여졌을 때 가장 적은 처짐량으로 약 56.5 μm 로 나타났다. 그리고 안티-디플렉션(anti-deflection adhesive)이 mid 부분

과 inside bottom부분에 붙여진 경우에는 거의 유사한 경향을 보였고, 마지막으로 outside부분은 안티-디플렉션을 붙이지 않은 경우와 처짐의 차이가 거의 없음을 확인할 수 있었다.

4. 결 론

열응력의 영향에 의해 리드프레임의 처짐을 고찰하기 위하여 표면실장형 패키지의 일종인 TSOP를 모델링 하였다. 열응력의 영향을 확인하기 위해 열해석 온도조건은 180°C로 하고 구조해석 경계조건은 원통고정(cylindrical fixed)와 압력조건으로 수행하였다. 해석결과 리드프레임의 3열에 열응력이 집중됨을 알 수 있었다. 리드프레임을 원통고정 조건으로 했을 때와 압력 조건으로 했을 때에 안티-디플렉션이 붙여진 부분을 각각 비교하면 두 조건 모두 안티-디플렉션(anti-deflection adhesive) 위치가 inside (198 um) 부분일 경우 가장 낮은 처짐량을 보였다. 또한 다른 안티-디플렉션 위치에서도 기존의 리드프레임의 처짐량보다는 유사한 처짐량이 보였다. 그러나 같은 inside(198 um) 위치에서도 위쪽에 위치할 때는 56.5 μm 의 결과를 얻었고 아래쪽에 위치할 때는 78.3 μm 의 결과를 얻었다. 따라서 리드프레임의 처짐을 개선하기 위한 방법으로 안티-디플렉션 위치의 선정이 처짐을 개선하는데 중요한 요소로 작용하는 것을 알 수 있다. 결론적으로 공정추가 시 비용을 절약할 수 있는 방법으로 안티-디플렉션의 위치 선정에 대한 최적화가 요구된다.

참고문헌

1. J. H. Lau, Low Cost Flip Chip Technology, pp.1-90, McGraw Hill, New York (2001).
2. J. H. Lau, Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies, pp.1-408, McGraw Hill, New York (1997).
3. H. Ye, C. Basaran and D. C. Hopkins, "Damage Mechanics of Microelectronics Solder Joints under High Current Densities", Int. J. Solids Structures, 40, 4021 (2003).
4. D. G. Kim, J. W. Kim, J. G. Lee, H. Mori, D. J. Quesnel and S. B. Jung, "Solid State Interfacial Reaction and Joint Strength of Sn-37Pb Solder with Ni-P Under Bump Metallization in Flip Chip Application", J. Alloys Compd., 395, 80 (2005).
5. J. W. Yoon, W. C. Moon and S. B. Jung, "Core Technology of Electronic Packaging", Journal of KWS, 23(2), 116 (2005).
6. J. E. Galloway and B. M. Miles, "Moisture Absorption and Desorption Predictions for Plastic Ball Grid Array Package", IEEE Trans. Comp., Packag., Manufact. Technol. A, 20(3), 274 (1997).
7. W. -L. Yang and D. M. S. Yin, "The Effects of Epoxy Molding Composition on the Warpage and Popcorn Resistance of PBGA", Proc. 49th ECTC, San Diego, 721, IEEE CPMT/EIA (1999).
8. S. Cho, H. Jung and O. Bae, "Numerical Analysis on the Design Variables and Thickness Deviation Effects on Warpage of Substrate for FCCSP" J. Microelectron. Packag.

- Soc., 19(3), 57 (2012).
9. S. H. Hwang, B. J. Kim, S. Y. Jung, H. Y. Lee and Y. C. Joo, "Thermo-Mechanical Analysis of Through-Silicon-Via in 3D Packaging", J. Microelectron. Packag. Soc., 17(1), 69 (2010).
10. T. K. Lee, D. M. Kim, H. I. Jun, S. W. Ha and M. Y. Jeong, "The Optimization of FCBGA Thermal Design by Micro Pattern Structure", J. Microelectron. Packag. Soc., 18(3), 59 (2011).