• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.2233-2234
• /
• 2006

Chemical mechanical polishing (CMP) technology has been widely used for global planarization of multi-level interconnection for ULSI applications. However, the cost of ownership and cost of consumables are relatively high because of expensive slurry. In this paper, we studied the mixed abrasive slurry(MAS). In order to save the costs of slurry, the original silica slurry was diluted by de-ionized water (DIW). And then, $ZrO_2$, $CeO_2$,and $MnO_2$ abrasives were added in the diluted slurry in order to promote the mechanical force of diluted slurry. We have also investigate the possibility of mixed abrasive slurry for the oxide CMP application.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.2235-2236
• /
• 2006

Chemical mechanical polishing (CMP) technology has been widely used for global planarization of multi-level interconnection for ULSI applications. However, the cost of ownership and cost of consumables are relatively high because of expensive slurry. In this paper, we studied the mixed abrasive slurry(MAS). In order to save the costs of slurry, the original silica slurry was diluted by de-ionized water (DIW). And then, $ZrO_2$, $CeO_2$,and $MnO_2$ abrasives were added in the diluted slurry in order to promote the mechanical force of diluted slurry. We have also investigate the possibility of mixed abrasive slurry for the oxide CMP application.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.99-100
• /
• 2006

$BF_2$ molecule 이온주입은 ULSI기술에 있어서 ultra shallow 정합형성을 위해고 P-MOS를 제작하는데 매우 유용한 기술이다. 주입된 boron 이온의 분포를 위해서 $0.05{\mu}m$ 나노스케일의 마스크사이즈의 패턴에 이온 주입한 결과를 일차원적인 분포해석을 위해서 UT-Marlowe tool을 사용하여 gauss 및 pearson 모델의 도핑분포를 나타내었다. 또한 이 데이터를 TSUPREM4에 적용하여 이차원적인 도핑분포와 열처리 후에 boron의 gauss 및 pearson의 모델의 도핑분포를 본 논문에 나타내었다.

• Journal of Welding and Joining
• /
• 제13권4호
• /
• pp.14-23
• /
• 1995

Micro soldering 기술의 응용은 주로 전자제품에 이용되며, 특히 컴퓨터 정보 통신 기기의 집합.접속 기술의 중추적인 역할을 하고 있다. 아울러 이 분야는 일본, 미국이 선구적인 역할을 하고 있으며, 예를 들어 일본 전자산업의 1994년도 생산액이 앤 고의 열쇠에 불구하고 민생용.산업용 전자기기 및 전자 부품의 3부분에서 약 .yen.30조(250조원)에 달한 것으로 보면 그 규모 및 중요성을 알 수 있다. 이것은 기본 적으로 반도체의 집적도가 높아진것(LSI.rarw.VLSI.rarw.ULSI)과 아울러 소자를 접합 접속시키는 기술이 확보되었기 때문에 이루어진 결과라고 말할 수 있다. 따라서 본 기술 해설에서는 접합.접속 기술의 하나인 Micro soldering의 각종 프로세스 중에서 도 특히 기본이 되는 리플로우 프로세스(reflow process)를 중심으로 기술하였으며 아울러 신뢰성의 제반사항에 관하여 간략하게 기술하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.473-476
• /
• 1998

ULSI 소자에서 폴리사이드 구조를 사용하고 dual 게이트 산화막에 대한 공정 특성을 최적화 하는 2스텝 게이트 산화막의 형성 공정에 관한 연구를 하였다. 이러한 특성의 측정은 HP4145B 파라메터 분석기와 C-V meter 그리고 multi-frequency LcR meter를 사용하여 2스텝 산화막의 공정 방법과 cleaning에 따른 게이트 사화막의 공정 특성에 대한 연관 관계로 연구하였다. I-V 특성 면에서는 G$_{ox}$ 80.angs.의 경우 base 210.angs.의 경우에서는 dual 210.angs.의 특성이 base 210.angs.에 비하여 상대적으로 열화된 특성을 나타내었다. CCST 결과에서는 G$_{OX}$ 80.angs.과 210.angs.에서 dual 게이트 산화막의 cleaning 방법으로 piranha cl'n 과 SCl cl'n 방법에서 우수한 결과를 얻을 수 있었다. 또한 게이트 전압의 벼화량에 대한 결과에서는 dual 산화막의 경우 초기상태에서는 호울포획 현상이 나타나다가 이후에는 전자포획 현상이 나타나는 결과를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.343-346
• /
• 1998

Ultra-thin gate oxide in MOS devices are subjected to high-field stress during device operation, which degrades the oxide and exentually causes dielectric breakdown. In this paper, we investigate the electrical properties of ultra-thin nitrided oxide (NO) and reoxidized nitrided oxide(ONO) films that are considered to be promising candidates for replacing conventional silicon dioxide film in ULSI level integration. We study vriations of I-V characteristics due to F-N tunneling, and time-dependent dielectric breakdown (TDDB) of thin layer NO and ONO depending on nitridation and reoxidation condition, and compare with thermal $SiO_{2}$. From the measurement results, we find that these NO and ONO thin films are strongly depending on its condition and that optimized reoxided nitrided oxides (ONO) films show superior dielectric characteristics, and breakdown-to-change ( $Q_{bd}$ ) performance over the NO films, while maintaining a similar electric field dependence compared to NO layer.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.421-424
• /
• 1998

In this paper are presented a newly proposed 3D monte carlo (MC) damage model for the dynamic simulation in order to more accurately and consistently predict the implant-induced point defect distributions of the various ions in crystalline silicon. This model was applied to phosphorus implants for the ULSI CMOS technology developement. In additon, a newly applied 3D-trajectory split method has been implemented into our model to reduce the statistical fluctuations of the implanted impurity and the defect profiles in the relatively large implanted area as compared to 1D or 2D simulations. Also, an empirical electronic energy loss model is proposed for phosphorus and silicon implants. The 3D formations of the amorphous region and the ultra-shallow junction around the implanted region could be predicted by using our model, TRICSI(Transport ions into crystal-silicon).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집
• /
• pp.40-42
• /
• 2002

Electromigration is atomic diffusion driven by a momentum transfer from conducting electrons. With every new generation of intergrated circuits, interconnect line widths have been reduced and current densities in the interconnect have become higher. This leads to an increase in the threat to interconnect reliability due to electromigration. In this paper, we simulated stress evolution with changing temperature, duty factor(ratio of on time and pulse time), frequency under pulsed DC condition. As a result, we predict MTF(median time to failure) and found that exponent n is affected by changing temperature, duty factor.

• 한국전기전자재료학회논문지
• /
• 제15권10호
• /
• pp.838-843
• /
• 2002

Chemical mechanical polishing(CMP) process has been widely used to planarize dielectric layers, which can be applied to the integrated circuits for deep sub-micron technology. The reverse moat etch process has been used for the shallow trench isolation(STI)-chemical mechanical polishing(CMP) process with conventional low selectivity slurries. Thus, the process became more complex, and the defects were seriously increased. In this paper, we studied the direct STI-CMP process without reverse moat etch step using high selectivity slurry(HSS). As our experimental results show, it was possible to achieve a global planarization without the complicated reverse moat process, the STI-CMP process could be dramatically simplified, and the defect level was reduced. Therefore the throughput, yield, and stability in the ULSI semiconductor device fabrication could be greatly improved.

• 마이크로전자및패키징학회지
• /
• 제10권3호
• /
• pp.83-88
• /
• 2003

증착온도와 어닐링 조건에 따른 반도체-원자 초격자 구조의 광전자특성이 연구되었다. 나노결정의 Si-O 초격자 구조는 MBE 시스템에 의해 형성되었다. 다층의 Si-O 초격자 다이오드는 매우 안정한 포토루미네슨스 특성과 높은 브레이크다운 전압을 갖는 양호한 절연 특성을 나타내었다. 이러한 결과는 미래의 초고속 및 저전력 CMOS 소자에서 SOI 구조의 대체 방안으로 사용될 수 있을 뿐만 아니라, 실리콘계 광전자 소자 및 양자 전자 소자에도 응용될 수 있을 것이다.