Oxide Planarization of Trench Structure using Chemical Mechanical Polishing(CMP) |
김철복
(동성 A&T부설연구소)
김상용 (아남반도체 FAB사업부) 서용진 (대불대학교 전기공학과) |
1 |
Two-step SOG etchback technique to control IMD planarization for the severe DRAM topography
/
|
2 |
실리콘 웨이퍼 위에 증착된 실리케이트 산화막의 CMP 슬러리 오염 특성
/
과학기술학회마을 |
3 |
/
|
4 |
CMP 공정에서 마이크로 스크래치 감소를 위한 슬러리 필터의 특성
/
과학기술학회마을 |
5 |
STI process steps for sub-quarter micron CMOS
/
DOI ScienceOn |
6 |
A post gigabit generation flash memory shallow trench isolation shceme, the LATI-STI process using 100% CMP planarization
/
|
7 |
STI-CMP 공정에서 Torn oxide 결함 해결에 관한 연구
/
과학기술학회마을 |
8 |
CMP dishing effets in shallow trench isolation
/
|
9 |
Optimization of post-CMP cleaning process for elimination of CMP slurry induced metallic contaminations
/
DOI ScienceOn |