Proceedings of the Materials Research Society of Korea Conference
/
2012.05a
/
pp.89.1-89.1
/
2012
실리콘 반도체의 Ultra large scale integration (ULSI) 기술 및 소자의 나노스케일화에 따라 배선 금속 물질로 사용하던 알루미늄 보다 낮은 비저항을 가지면서 금속의 전자이동효과에 잘 견딜 수 있는 차세대 배선 물질로서 구리가 큰 주목을 받고 있다. 하지만 구리의 경우, 높은 확산성을 가지기 때문에 열처리 과정에서 구리 실리사이드가 형성되는 등 소자의 신뢰성 및 성능을 감소시키므로, 이를 방지하기 위한 확산 방지막이 필요하다. IC의 배선에서 사용되는 기존의 확산 방지막은 Ta, TaN, TiN, TiW, TaSiN 등으로, 대부분 금속으로 이루어져 있기 때문에 증착 장비를 이용하여 두께를 조절하는 기술, 박막의 질을 최적화 하는 과정이 필요하며, 증착 과정 중에서 불순물이 함께 증착되거나 실리사이드가 형성되는 등의 단점을 가진다. 구리 기반의 배선 물질에서 문제될 수 있는 또 한가지의 이슈는 소자의 나노스케일화에 따른 배선 선폭의 감소로 인하여 확산 방지막 두께 또한 감소되어야 하는 것으로서, 확산 방지막의 두께가 감소함에 따른 방지막의 균일성 감소, 연속성 등이 큰 문제로 작용할 수 있어 이를 해결하기 위한 새로운 기술 또는 새로운 확산 방지막 물질의 개발이 시급한 실정이다. 본 연구에서는 구리/실리콘 구조에서 금속의 실리콘 박막 내로의 확산 및 실리사이드 형성을 방지하기 위하여 그래핀을 확산 보호막으로서 사용하였다. 그래핀은 화학기상증착법을 이용하여 한 겹에서 수 겹으로 성장되었으며, PMMA 물질을 이용하여 실리콘 기판에 전사되었다. 구리/그래핀/실리콘 구조의 샘플을 500 ~ 800도의 온도 범위에서 열처리 하였고, 구리 실리사이드 형성 여부를 XRD로 분석하였다. 또한 TEM 분석을 통해 구리 실리사이드의 형성 모양을 관측하였다.
Park, Sung-Woo;Seo, Yong-Jin;Jeong, So-Young;Park, Chang-Jun;Kim, Ki-Wook;Kim, Sang-Yong
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
2002.11a
/
pp.175-177
/
2002
Electrical characteristics of the Si-O superlattice diode as a function of annealing conditions have been studied. The nanocrystalline silicon/adsorbed oxygen superlattice formed by molecular beam epitaxy (MBE) system. Consequently, the experimental results of superlattice diode with multilayer Si-O structure showed the stable and good insulating behavior with high breakdown voltage. This is very useful promise for Si-based optoelectronic and quantum device as well as for the replacement of silicon-on-insulator (SOI) in ultra high speed and lower power CMOS devices in the future, and it can be readily integrated with silicon ULSI processing.
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
2002.11a
/
pp.39-42
/
2002
Recently, CMP (chemical mechanical polishing) technology has been widely used for global planarization of multi-level interconnection for ULSI applications. However, COO (cost of ownership) and COC (cost of consumables) were relatively increased because of expensive slurry. In this paper, we have studied the possibility of recycle of reused silica slurry in order to reduce the costs of CMP slurry. The post-CMP thickness and within-wafer non-uniformity(WIWNU) were measured as a function of different slurry composition. As a experimental result, the performance of reused slurry with annealed silica abrasive of 2 wt% contents was showed high removal rate and low non-uniformity. Therefore, we propose two-step CMP process as follows In the first-step CMP, we can polish the thick and rough film surface using remaked slurry, and then, in the second-step CMP, we can polish the thin film and fine pattern using original slurry. In summary, we can expect the saving of high costs of slurry.
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
2006.05a
/
pp.152-155
/
2006
Carbon nitride ($CN_X$) films were prepared by reactive RF magnetron sputtering system at various deposition conditions and the C-V characteristics of MIS(metal - insulator - semiconductor) capacitors that have the structures of Al/$CN_x$/p-Si/Al and Al/$CN_x$/$Si_3N_4$/p-Si/Al were investigated. The resistivity of carbon nitride was above $2.40{\times}10^8{\Omega}{\cdot}cm$ at room temperature. The C-V plot showed a typical capacitance-voltage characteristics of semiconductor insulating layers, while it showed hysterisis due to interface charges. Amorphous carbon nitride (a-$CN_x$) films, that have relatively high resistivity and low dielectric constant could be useful as interlayer insulator materials of VLSI(very large-scale integration) and ULSI(ultra large-scale integration).
Proceedings of the Korea Crystallographic Association Conference
/
2002.11a
/
pp.48-48
/
2002
It is generally accepted that ultra low dielectric interlayer dielectric materials (k < 2.2) will be necessary for ULSI advanced microelectronic devices after 2003, according to the International Technology Roadmap for Semiconductors (ITRS) 2000. A continuous reduction of dielectric constant is believed to be possible only by incorporating nanopores filled with air (k = 1.0) into electrically insulating matrices such as poly(methyl silsesquioxane) (PMSSQ). The nanopo.ous low dielectric films should have excellent material properties to survive severe mechanical stress conditions imposed during the advanced semiconductor processes such as chemical mechanical planarization process and multilayer fabrication. When air is incorporated into the films for lowering k, their mechanical strength has inevitably to be sacrificed. To minimize this effect, the nanopores are controlled to exist in the film as closed cells. The micromechanical properties of the nanoporous thin films are considered more seriously than ever, particularly for ultra low dielectric applications. In this study, three approaches were made to design and develop nanoporous low dielectric films with improved micromechanical properties: 1) wall density increase of nanoporous organosilicate film by copolymerization of carbon bridged comonomers; 2) incorporation of sacrificial phases with good miscibility; 3) selective surface modification by plasma treatment. Nanoporous low-k films were prepared with copolymerized PMSSQ and star-shaped sacrificial organic molecules, both of which were synthesized to control molecular weight and functionality. The nanoporous structures of the films were observed using field emission scanning electron microscopy, cross-sectional transmission electron microscopy, atomic force microscopy, and positronium annihilation lifetime spectroscopy(PALS). Micromechanical characterization was performed using a nanoindentor to measure hardness and modulus of the films.
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
2008.06a
/
pp.119-120
/
2008
ILD CMP process has been well accepted for the planarization of the dielectric oxide film and becomes a critical process in ULSI manufacturing due to the rapid shrinkage of the design rule for the device. In total manufacturing process steps for a device, the proportion of ILD CMP process has been gradually increased. Ever since ILD CMP has been introduced, the scratches have been a major defects on polished surfaces which cause the electrical shorts between vias or metal lines [1,2]. It was reported that micro-scratches are caused by large, irregularly shaped particles during CMP process. Therefore, most of the CMP users have used < 5 m POU filter to remove and reduce the scratch source from the slurry. However, the scratch has always been the biggest concern in ILD polishing whatever preventive actions are taken. Silica and ceria slurries are widely used for ILD CMP process. There are not much differences in generated scratches and their formation mechanism. In this study, the scratches were investigated as a function of polishing conditions with possible explanation on formation mechanism in ILD CMP.
Journal of the Korean Institute of Electrical and Electronic Material Engineers
/
v.16
no.9
/
pp.759-764
/
2003
Recently, CMP (chemical mechanical polishing) technology has been widely used for global planarization of multi-level interconnection for ULSI applications. However, COO (cost of ownership) and COC (cost of consumables) were relatively increased because of expensive slurry. In this paper, we have studied the possibility of recycle of roused silica slurry in order to reduce the costs of CMP slurry. The post-CMP thickness and within-wafer non-uniformity (WIWNU) wore measured as a function of different slurry composition. As an experimental result, the performance of reused slurry with annealed silica abrasive of 2 wt% contents was showed high removal rate and low non-uniformity. Therefore, we propose two-step CMP process as follows , In tile first-step CMP, we can polish the thick and rough film surface using remaked slurry, and then, in the second-step CMP, we can polish the thin film and fine pattern using original slurry. In summary, we can expect the saying of high costs of slurry.
Transactions of the Korean Society of Machine Tool Engineers
/
v.17
no.2
/
pp.1-6
/
2008
In recent years, developments in the semiconductor and electronic industries have brought a rapid increase in the use of large size silicon wafer. For further improvement of the ultra precision surface and flatness of Si wafer necessary to high density ULSI, it is known that polishing is very important. However, most of these investigation was experiment less than 300mm diameter. Polishing is one of the important methods in manufacturing of Si wafers and in thinning of completed device wafers. This study reports the machining variables that has major influence on the characteristic of wafer polishing. It was adapted to polishing pressure, machining speed, and the slurry mix ratio, the optimum condition is selected by ultra precision wafer polishing using load cell and infrared temperature sensor. The optimum machining condition is selected a result data that use a pressure and table speed data. By using optimum condition, it achieves a ultra precision mirror like surface.
Ha, Tae-Jung;Choi, Sun-Gyu;Yu, Byoung-Gon;Park, Hyung-Ho
Journal of the Korean Ceramic Society
/
v.45
no.1
/
pp.48-53
/
2008
In order to reduce signal delay in ULSI, an intermetal material of low dielectric constant is required. Ordered mesoporous silica film is proper to intermetal dielectric due to its low dielectric constant and superior mechanical properties. The ordered mesoporous silica film prepared by TEOS (tetraethoxysilane) / MTES (methyltriethoxysilane) mixed silica precursor and Brij-76 surfactant was surface-modified by HMDS (hexamethyldisilazane) treatment to reduce its dielectric constant. HMDS can substitute $-Si(CH_3)_3$ groups for -OH groups on the surface of silica wall. In order to modify interior silica wall, HMDS was treated by two different processes except the conventional spin coating. One process is that film is dipped and stirred in HMDS/n-hexane solution, and the other process is that film is exposed to evaporated HMDS. Through the investigation with different HMDS treatment, it was concluded that surface modification in evaporated HMDS was more effective to modify interior silica wall of nano-sized pores.
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
2001.11a
/
pp.185-188
/
2001
Chemical mechanical polishing(CMP) process is widely used for global planarization of inter-metal dielectric (IMD) layer and inter-layer dielectric (ILD) for deep sub-micron technology. However, as the IMD and ILD layer gets thinner, defects such as micro-scratch lead to severe circuit failure, which affect yield. In this paper, for the improvement of CMP Process, deionized water (DIW) pressure, purified $N_2$ (P$N_2$) gas, slurry filter and high spray bar were installed. Our experimental results show that DIW pressure and P$N_2$ gas factors were not related with removal rate, but edge hot-spot of patterned wafer had a serious relation. Also, the filter installation in CMP polisher could reduce defects after CMP process, it is shown that slurry filter plays an important role in determining consumable pad lifetime. The filter lifetime is dominated by the defects. However, the slurry filter is impossible to prevent defect-causing particles perfectly. Thus, we suggest that it is necessary to install the high spray bar of de-ionized water (DIW) with high pressure, to overcome the weak-point of slurry filter. Finally, we could expect the improvements of throughput, yield and stability in the ULSI fabrication process.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.