• 한국항해항만학회지
• /
• 제36권5호
• /
• pp.371-378
• /
• 2012

본 논문에서는 OQPSK(Offset Quadrature Phase Shift Keying) 변복조를 사용하는 수중음향통신에서 시간동기회복을 위해 기존의 Gardner TED(Timing Error Detector)에 Parabolic Peak Interpolation 을 사용하는 Peak Detector를 첨가하여 위상 수렴속도를 상승시켜 송신 데이터양의 감소를 도모하였다. Parabolic Peak Interpolation을 이용하여 지속적으로 국소 최대 또는 최소의 근사치로 이동한 후 Gardner TED를 적용하기 때문에 시간동기화 안정화를 속도를 빨리함으로써 Preamble 구간의 데이터양을 절반으로 줄일 수 있고 또한 Preamble 구간에서도 위상 수렴을 하지 못하는 임계치에서 제안한 방법을 시뮬레이션한 결과 임계점에서 BER(Bit Error Rate)이 약 23%정도 성능이 개선되는 것을 확인할 수 있었다. 또한 실제 동해에서 수집한 데이터를 사용하여 기존의 Gardner TED만 사용하는 방법과 성능 비교 결과 송수신기 사이의 거리가 3 km 이었을 때 제안한 방법을 적용한 경우 기존의 방법에 비해 Converge speed가 1.4배 이상 상승하는 것을 확인할 수 있었고, BER측면에서도 약 20%정도 상승하는 것을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제33권6A호
• /
• pp.685-692
• /
• 2008

본 논문에서는 Inmarsat (International Marine Satellite) mini-m 시스템의 하향 링크 수신기를 위한 timing recovery 루프를 제안한다. Inmarsat mini-m 시스템 규격에서 요구하는 frequency tolerance는 ${\pm}924$ Hz (signal bandwidth: 2.4 kHz) 이며, timing acquisition 시간은 하나의 UW (Unique Word) 신호 구간인 15ms 이기 때문에 주파수 옵셋에 강인하고 UW 신호 구간에서의 빠른 aquisition 이 가능한 루프 설계가 요구된다. 이에 따라 본 논문에서는 주파수 옵셋에 강인하고 빠른 aquisition 이 가능한 timing recovery 루프를 제안하였으며, 제안된 timing recovery 루프는 UW detector와 UW detector에 의해 검출된 UW 신호를 이용한 timing recovery 루프를 연동한 구조이다. UW detector는 주파수 옵셋 환경에서 안정적인 성능을 위해 차동 기반의 noncoherent detector 방식을 적용하였으며, TED (Timing Error Detector) 알고리즘은 기존의 GAD (Gardner Detector) 알고리즘 대신 본 논문에서 제안하는 UW 신호를 이용한 차동 기반의 ELD (Early Late Detector) 알고리즘 적용하였다. 제안된 방식과 기존의 GAD와의 성능 비교를 통해 제안된 방식이 만족스러운 성능과 신뢰성 있는 동작이 가능함을 입증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.77-80
• /
• 1999

This paper deals with a design of a symbol timing recovery circuit of QAM using the interpolation in AWGN channel. To reduce timing jitter and the amount of processing data, we employ MGA (Modified Gardner Algorithm) as a symbol timing error detector which is called NDA(Nondecision Directed Algorithm). We show the characteristics (S-curve and the variance) of timing error detector with the roll-off factor of a shaping filter, which are compared with GA. Also, we compare the BER curve of interpolation method with that of ideal case. The performance of the STR is shown to be close to that of ideal case. This result shows that this method can be useful to implement symbol timing recovery circuit for multi-level modulation.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.545-551
• /
• 2013

MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.

• 한국통신학회논문지
• /
• 제35권1C호
• /
• pp.40-44
• /
• 2010

MQASK 디지털 수신기의 타이밍 복원 루프에서는 self-noise의 영향으로 발생하는 타이밍 jitter에 의해 성능이 저하된다. 타이밍 jitter는 타이밍 복원 루프 내에 전치필터를 사용함으로써 해결할 수 있지만, 전치필터에 의해 루프지연이 발생하고, 타이밍 복원 루프의 안정성 및 acquisition 성능이 감소하게 된다. 또한, 전치필터에 의해 타이밍 복원 루프의 복잡도가 증가한다. 본 논문에서는 jitter-free 타이밍 복원 루프에서 전치필터로 인해 발생하는 루프지연을 제거하기 위해 정합필터, resampler, 그리고 전치필터의 기능을 포함한 다상필터 구조의 resampler를 제안하였다. 본 논문에서 제안한 다상필터 구조의 resampler를 사용한 타이밍 복원 루프에서는 타이밍 jitter를 제거하기 위해 사용된 전치필터로 인해 발생하는 루프지연을 해결함으로써 타이밍 복원 루프의 안정성을 향상시키고, 타이밍 jitter를 효과적으로 제거한다. 또한, 타이밍 복원 루프의 구조가 간단해지기 때문에 하드웨어 구현 시에 유리하다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.12-21
• /
• 2004

오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.55-60
• /
• 1983

입력신호와 비교신호와의 시간오차를 다치 양자화하는 시간 오차 검출기(TED)를 고찰하여 새로운 형태의 디지탈 위상고정회로(DPLL)를 제안하고 성능을 해석하였다. 본 논문에서 고안된 TED는 선형적인 특성을 갖게 되므로 DPLL의 동작은 선형 차분 방정식으로 해석된다. 잡음이 없는 경우에, 유도된 시스템 방정식을 해석하여 제안된 DPLL 입력신호의 초기 시간차이에 관계없이 입력신호의 위상과 주파수를 추적할 수 있는 조건 및 그에 따른 주파수 추적 범위를 구했으며 타이밍 에러 플레인(timing error plane) 방법 및 컴퓨터 시뮬레이션을 통해 앞에서 해석된 결과들이 잘 일치함을 보였다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.98-105
• /
• 2007

본 논문에서는 Maximum Likelihood(ML) 알고리즘을 변형한 Suboptimal ML 타이밍 검출기를 제안한다. 본 논문에서 제안하는 Suboptimal ML방식은 참조신호 생성과정이 Early-Late gate 또는 ML 방식에 비해 간단하면서도 타이밍 검출기의 이득은 거의 동일한 값을 얻을 수 있다. 또한, 타이밍 추적기는 데이터 판별을 이용하기 때문에 적은 타이밍 오차 범위만이 추적 가능하다. 즉, 펄스폭이 0.7ns인 4차 가우시안 모노사이클을 사용하였을 경우, 추적 가능한 타이밍 오차는 ${\pm}0.06ns$이다. 따라서 탐색기는 높은 정확도를 갖는 획득성능을 갖고 있어야 한다. 성능 분석은 잡음뿐만아니라 송신기와 수신기의 펄스 생성과정에서 사용되는 오실레이터 지터를 고려한다. 컴퓨터 모의 실험 결과는 타이밍 검출기의 평균과 분산 및 타이밍 추적기의 추적 성능을 보여준다. 그리고 이동성에 의해 타이밍 오차가 점차적으로 증가하는 경우를 가정하여 추적성능을 제시한다. 본 논문은 타이밍 추적기의 성능을 제시하기 위해 하나의 복조기인 단인 상관기만을 고려한다.

• 한국통신학회논문지
• /
• 제19권1호
• /
• pp.47-55
• /
• 1994

이 논문에서는 주파수 편차가 발생하는 채널에서 패킷 직접 대역확산(Direct-Sequence Spread Spectrum) 블록 수신기의 위상 반전 검출(Phase-jump detection) 오류 여부를 확인하는 PJED(Phase Jump Error Detector)의 성능을 고찰한다. 또한 정합 펄스 순간 추출기를 제시한다. 이동통신 채널상에서 발생하는 기존의 방식보다 간단한 구조를 갖는 정함펄스 순간 추출기를 제시한다. 이동통신 채널상에서 발생하는 주파수 편차는 패킷 DS/SS 블록 수신기를 사용함으로써 효율적으로 추정, 보상할 수 있는데 SNR(Signal to Noise Ratio)이 감소할수록 위상 반전 검출의 오류가 발생하며 이러한 위상 반전 검출의 오류를 방지하기 위한 대안으로서, 이 논문에서는 위상의 선형성을 이용하는 PJED를 제안하고 또한 신호 처리 시간을 단축시키고 수신기의 구조를 간단하게 만드는 정함펄스 순간 추출기를 제안한다. 실험 결과, PJED를 패킷 DS/SS 블록 수신기에 적용시킬 경우에는 PJED가 없는 수신기보다 동일한 BER에서 약 2dB정도의 성능개선을 보여준다. 또한 협대역 간섭신호가 존재할 경우도 약 2dB 정도의 성능향상을 나타낸다. 그리고 본 논문에서 제안한 단순한 구조의 정함펄스 순간 추출기를 사용하여도 정확한 정함 펄스 순간을 판단 할 수 있다.