• 한국산림과학회지
• /
• 제23권1호
• /
• pp.35-39
• /
• 1974

After lasting heavy storm, the overfow from the top of soil saving dam may follow if the outlet is not precisely designed and it causes great damages as a result. Therefore, the peak rate of flood must be premeditated at the time of dam construction and many kinds of erosion control measures should also be constructed to protect against the effects of oveflow causing the damages. In this paper, the daily maximum amounts of precipitation from 1904 to 1972 are used as samples of this statistical analysis for the previous purpose and studying local ranges are limited the number of areas to two; Pusan and Mokpo area, because other areas can not give the data of more than 69 years. Normal distribution, as follows, is used for this statistical study. $$P(X)=\int_{x}^{{\infty}}f(x)dx$$ x: daily maximum amount X: maximum of x P(X): probability to exceed X value The estimates, which are the resultants of statistical analysis, can be locally compared with the real values (daily maximum amounts) by diagram, whether the former truly coincides with the latter. As a result, statistical method canot be used for the premeditation of the amount as well as timing of heavy storms because the estimates donot coincide with the real values in this analysis.

• 한국컴퓨터정보학회논문지
• /
• 제23권1호
• /
• pp.33-39
• /
• 2018

In this paper, We studied the possibility of SoC(System On Chip) design using infrared image processing IP(Intellectual Property). And, we studied NUC(Non Uniformity Correction), BPR(Bad Pixel Recovery), and CEM(Contrast Enhancement) processing, the infrared image processing algorithm implemented by IP. We showed the logic and timing diagram implemented through the hardware block designed based on each algorithm. Each algorithm was coded as RTL(Register Transfer Level) using Verilog HDL(Hardware Description Language), ALTERA QUARTUS synthesis, and programed in FPGA(Field Programmable Gated Array). In addition, we have verified that the image data is processed at each algorithm without any problems by integrating the infrared image processing algorithm. Particularly, using the directly manufactured electronic board, Processor, SRAM, and FLASH are interconnected and tested and the verification result is presented so that the SoC type can be realized later. The infrared image processing IP proposed and verified in this study is expected to be of high value in the future SoC semiconductor fabrication. In addition, we have laid the basis for future application in the camera SoC industry.

• Journal of Astronomy and Space Sciences
• /
• 제36권2호
• /
• pp.75-86
• /
• 2019

UV Psc is a typical RS CVn type system undergoing dynamic chromosphere activity. We performed photometric observations of the system in 2015 and secured new BVR light curves showing well-defined photometric waves. In this paper, we analyzed the light curves using Wilson-Devinney binary code and investigated the orbital period of the system. The combination of our light curve synthesis with the spectroscopic solution developed by previous investigators yielded the absolute parameters as: $M_1=1.104{\pm}0.042M_{\odot}$, $R_1=1.165{\pm}0.025R_{\odot}$, and $L_1=1.361{\pm} 0.041L_{\odot}$ for the primary star, and $M_2=0.809{\pm}0.082M_{\odot}$, $R_2=0.858{\pm}0.018R_{\odot}$, and $L_2=0.339 {\pm}0.010L_{\odot}$ for the secondary star. The eclipse timing diagram for accurate CCD and photoelectric timings showed that the orbital period may vary either in a downward parabolic manner or a quasi-sinusoidal pattern. If the latter is adopted as a probable pattern for the period change, a more plausible account for the cyclic variation may be the light time effect caused by a circumbinary object rather than an Applegate-mechanism occurring via variable surface magnetic field strengths.

• 한국ITS학회 논문지
• /
• 제13권1호
• /
• pp.1-14
• /
• 2014

국가정책 및 사회적 여건의 변화에 따라 도시부의 교통혼잡 완화를 위한 물리적 도로 확대가 한계에 다다른 지금 혼잡 완화를 위해서는 기존 도로의 효율성을 재고하는 방안이 간구되어야한다. 또한 지능형교통체계(ITS)는 과거 루프 및 영상검지기 등을 통한 도로기반 지점검지 중심의 교통정보 수집체계에서 도로, 자동차 및 보행자간의 다양한 수집 체계를 통한 실시간 구간검지 체계 중심의 차세대 지능형교통체계(C-ITS :Co-operative ITS)로 빠르게 진화하고 있으나 현재 교차로의 운영 및 제어를 위한 교통정보의 수집방법은 지점검지체계에 국한되어 있는 실정이다. 따라서 본 연구는 현재 Hi-pass에 적용된 DSRC기술을 통해 수집이 가능한 구간정보를 이용하여 접근로의 대기행렬 길이를 산정하고 이를 활용하는 독립교차로의 실시간 신호제어모형의 개발 및 평가를 목적으로 하였다. 대기행렬길이 추정을 위해 구간검지기를 통해 수집된 개별차량의 통행시간을 이용하여 시공도 상에 4개의 좌표값을 추정하였으며 한 주기동안 추정된 좌표값들을 통해 대기행렬이 생성되는 충격파의 속도 및 대기행렬길이를 추정하였다. 실시간 신호제어를 위해 각 방향별 추정된 대기행렬길이를 통해 전체 교차로의 대기행렬길이의 합이 최소가 되는 신호시간을 산정하였으며 API 기능을 제공하는 미시적 시뮬레이션 프로그램인 VISSIM을 활용하여 총 3개의 시나리오를 평가하여 알고리즘에 의해 교차로의 대기행렬 길이의 합이 최소가 되는 신호시간의 산정이 가능함을 확인하였다.

• 한국통신학회논문지
• /
• 제38C권12호
• /
• pp.1216-1227
• /
• 2013

위성항법시스템은 현재 민간과 군에게 위치와 시간 정보를 제공하는 유용한 시스템으로 널리 활용되고 있으며, 국방-IT 간 대표적 융합 기술로 거론되고 있다. 그러나 위성항법시스템은 지구로부터 2만 Km 상공의 원거리에서 신호를 송신하므로 위성항법 수신기의 수신 감도가 매우 미약하여, 재밍(jamming) 공격에 취약한 특성을 가진다. 이와 같은 위성항법시스템을 위한 항재밍(anti-jamming) 기술에 관한 연구는 위성항법시스템을 소유한 국가가 공개하는 기술적 정보에 의존적이어서 국내 국방 분야에서는 소극적 수준의 연구에 머물러 있다. 본 논문에서는 먼저 위성항법시스템의 다양한 재밍원 소개와 J/S와 재머-수신기 간의 거리 링크 버짓 분석을 통한 위성항법시스템의 재밍 취약성을 분석하였다. 또한 위성항법시스템 수신기 설계에 적용 가능한 항재밍 기술을 분류하고 분석하였으며, 최근 연구되고 있는 국내외 항재밍 관련 제품 및 기술을 분석하였다.

• 한국통신학회논문지
• /
• 제29권6A호
• /
• pp.651-659
• /
• 2004

Fast Handover［1］ 프로토콜은 핸드오프 과정에서 발생하는 지연 시간을 줄임으로써 끊김없는 핸드오프가 가능하도록 해준다. 핸드오프 지연시간을 줄이기 위해서 Fast Handover는 링크 계층의 트리거 정보를 이용한 예측 기법을 사용한다. 따라서 기존 Mobile IPv6에 비해서 더 많은 시그널링 비용을 초래한다. 뿐만 아니라 가변적인 특성을 가지는 링크 특성으로 인해 예측한 정보가 정확하지 않을 수도 있고 이 경우에는 불필요한 버퍼 공간을 낭비하게 된다. 따라서, 이러한 부가적인 비용을 고려하여 Fast Handover와 Mobile IPv6의 성능을 비교, 평가하는 것이 필요하다. 본 논문에서는 두 프로토콜에서의 시그널링 비용과 패킷 전송 비용을 모델링하여 링크 계층 트리거의 시점이 전체 비용에 미치는 영향과 핸드오프 과정에서의 버퍼 요구량을 비교하였다. 그 결과 최적화된 핸드오프 성능을 위해서 트리거 시점을 적합하게 설정하는 것이 중요하다는 것을 알 수 있었다.

• 대한치과교정학회지
• /
• 제4권1호
• /
• pp.31-40
• /
• 1974

The age of maximum growth increments-the adolescent spurt-is not only of developmental interest but is used as a marker for timing other growth events. And the mandibular growth rate follows the general growth curve, it is essential for an orthodontist to take the current and exact information about physical growth of patients. The author measured and studied the body height and weight of 11,694 children living in Seoul, and calculated out the mean, standard deviation, coefficient value, annual increments, percentage increments of each value, and made diagram to compare it with others. 1. The growth curve shows linear increment tendency until 17 years of age in male, 15 years in female. 2. The annual increment curves of body height and weight reveals the most peak value in 14-16 years in male and 11-14 years in female. 3. During 11-14 years of age, female growth exceed the male growth in the body height growth. And in weight growth, female growth exceed the male growth during 6-7 years and 11-12 years to show twice crossing. 4. It seemed that until 11-12 years in male and until 9-10 years in female the height growth show the priority to weight growth. And from 17 years in male and 15 years in female the body growth reveals the balanced growth pattern. 5. The time of changes of standard deviation curves of body height and weight coincided with that of annual increments. 6. The prominent high value of body height and weight in the comparison with other data may be due to the secioeconomical and nutritional, environmental influence. 7. The growth accerlation phenomena was detectable.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.26-35
• /
• 2005

일반적으로 디지털 시스템에서 시스템의 제어부 설계를 위해 FSM이 많이 사용된다. FSM은 제어흐름(Control Flow)으로부터 생성된 상태 다이어그램에 기반하여 구현된다. 설계자는 상태 다이어그램을 이용하여, HDL로 FSM을 설계하고 검증한다. FSM의 상태의 수가 증가할수록, FSM을 검증하거나 변경하는 작업은 매우 복잡해지고 오류가 많이 발생하며 많은 시간을 필요로 한다. 따라서 본 논문에서는 레지스터 전송 수준에서 제어흐름중심으로 하드웨어를 기술하는 언어인 Cycle-C를 제안한다. Cycle-C는 제어 흐름에 시간 정보를 더하여 FSM을 기술한다. Cycle-C로 표현된 FSM은 합성 가능한 VHDL 코드로 자동으로 변환된다. 실험에서는, 인터페이스 회로들에 대한 FSM을 비교 예제로 삼았다. Cycle-C를 이용한 설계와 설계자가 직접 RTL VHDL로 설계한 것은 비슷한 면적을 보였다. Cycle-C를 이용하면 설계자가 직접 기술한 RTL VHDL 행수의 약 10～50%만으로 동일한 동작에 대한 기술을 할 수 있었다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.263-271
• /
• 2014

본 논문에서는 모바일 기기의 배터리 전력관리 IC(Battery Management IC)에서 전압 및 온도를 측정하여 디지털 신호로 바꾸어 주는데 필요한 시그마-델타 모듈레이터를 설계하였다. 제안하는 이산-시간 시그마-델타 모듈레이터는 2차의 단일 비트 구조이고 0.13um CMOS 공정으로 제작되었다. 모듈레이터의 소모전류를 줄이기 위하여 switched-opamp 방식을 적용하여 설계하였다. 제안하는 모듈레이터는 오버 샘플링 비율이 256 일 때 256kHz의 클락 주파수에서 83-dB의 dynamic range와 81.7dB의 peak signal-to-(noise + distortion) ratio(SNDR)를 가진다. 3.3 V의 전원전압에서 0.66 mW의 전력을 소모하며 모듈레이터 코어의 면적은 $0.425mm^2$ 이다.

• 한국산업정보학회논문지
• /
• 제11권4호
• /
• pp.72-81
• /
• 2006

본 논문에서는 마이크로컨트롤러의 기능을 수행하는 데 필수적이며 사용빈도가 높다고 판단되는 총 64개의 명령어를 정의한 후 이를 처리할 데이터패스를 구성해 스테이트 머쉰으로 제어하는 방식으로 VHDL로 설계를 하고 FPGA로 구현했다. 기존의 마이크로컨트롤러 관련 연구에서는 기능적 시뮬레이션까지만 했기나, 인터럽트 기능이 없든지, 하드웨어로 구현을 하지 않았었다. 본 논문에서는 데이터 이동, 논리, 가산 연산 및 분기, 점프 연산을 실행할 수 있도록 해 간단한 연산 및 제어용도에 적합하도록 하였고, 스택, 외부 인터럽트 기능을 지원하도록 해 그 자체로서 완전한 마이크로컨트롤러가 되도록 하였다. 타이밍 시뮬레이션으로 검증 후 제작 과정을 통해, 설계된 마이크로컨트롤러가 정상적으로 동작함을 확인하였다. 심지어 프로그램 ROM까지도 칩 안에 넣어 전체 마이크로컨트롤러를 단일 칩으로 구현하였다. Altera MAX+PLUS II 통합개발환경 하에서 EP1K50TC144-3 EPGA 칩으로 구현을 하였고 최대 동작주파수는 9.39MHz까지 가능했고 사용한 로직 엘리먼트의 개수는 2813개로서 논리 사용률은 97%이었다. 본 연구의 결과는 핵심 기능이 요구되는 마이크로컨트롤러 IP로서도 사용할 수 있고, 모든 코드가 VHDL로 작성되어 있으므로 사용자의 요구에 따라 기능을 추가할 수도 있다.