• 제목/요약/키워드: System-on-Chip (SOC)

검색결과 73건 처리시간 0.021초

MAG 알고리즘에 의한 힐버트 변환기의 하드웨어 복잡도 감소에 관한 연구 (A Study on the Hardware Complexity Reduction of Hilbert transformer by MAG algorithm)

  • 김영웅;이영석
    • 한국산학기술학회논문지
    • /
    • 제12권1호
    • /
    • pp.364-370
    • /
    • 2011
  • 힐버트 변환은 무선 디지털 통신으로부터 수신된 대역통과 신호를 저역통과 신호로 변환시켜 사용자에게 필요한 정보를 제공할 수 있는 역할을 수행한다. 힐버트 변환의 기본 연산과정은 승산과 가산 연산으로 구성되어 있으며, 힐버트 변환을 하드웨어로 구현한 힐버트 변환기는 승산기 설계에서 많은 양의 게이트들을 이용한 설계가 요구되고, 이에 따라 구현된 힐버트 변환기는 높은 소비전력과 넓은 면적을 차지하여 모바일 디지털 기기의 전체적인 성능에 영향을 미친다. 본 논문에서는 MAG(Minimum Adder Graph) 알고리즘을 이용하여 승산 연산의 복잡도를 감소시켜 디지털 통신기기 특히 모바일 시스템의 구성요소인 힐버트 변환기를 기존의 방법보다 더 적은 게이트를 이용하여 구현할 수 있는 방법을 제안하였다. 제안된 방법은 Xilinx사의 ISE환경에서 모의 실험하여 성능의 우수함을 보여주었다.

개선된 역수 알고리즘을 사용한 정수 나눗셈기 (The Integer Number Divider Using Improved Reciprocal Algorithm)

  • 송홍복;박창수;조경연
    • 한국정보통신학회논문지
    • /
    • 제12권7호
    • /
    • pp.1218-1226
    • /
    • 2008
  • 반도체 집적 기술의 발달과 컴퓨터에서 멀티미디어 기능의 사용이 많아지면서 보다 많은 기능들이 하드웨어로 구현되기를 원하는 요구가 증가되고 있다. 그래서 현재 사용되는 대부분의 32 비트 마이크로프로세서는 정수 곱셈기를 하드웨어로 구현하고 있다. 그러나 나눗셈기는 기존의 알고리즘인 SRT 알고리즘의 방식이 하드웨어 구현상의 복잡도와 느린 동작 속도로 인해 특정 마이크로프로세서에 한해서만 하드웨어로 구현되고 있다. 본 논문에서는 'w bit $\times$ w bit = 2w bit' 곱셈기를 사용하여 $\frac{N}{D}$ 정수 나눗셈을 수행하는 알고리즘을 제안한다. 즉, 제수 D 의 역수를 구하고 이를 피제수 N 에 곱해서 정수 나눗셈을 수행한다. 본 논문에서는 제수 D 가 '$D=0.d{\times}2^L$, 0.5<0.d<1.0'일 때, '$0.d{\times}1.g=1+e$, $e<2^{-w}$'가 되는 '$\frac{1}{D}$'의 근사 값 '$1.g{\times}2^{-L}$'을 가칭 상역수라고 정의하고, 상역수를 구하는 알고리즘을 제안하고, 이렇게 구한 상역수 '$1.g{\times}2^{-L}$'을 피제수 N에 곱하여 $\frac{N}{D}$ 정수 나눗셈을 수행한다. 제안한 알고리즘은 정확한 역수를 계산하기 때문에 추가적인 보정이 요구되지 않는다. 본 논문에서 제안하는 알고리즘은 곱셈기만을 사용하므로 마이크로프로세서를 구현할 때 나눗셈을 위한 추가적인 하드웨어가 필요 없다. 그리고 기존 알고리즘인 SRT 방식에 비해 빠른 동작속도를 가지며, 워드 단위로 연산을 수행하기 때문에 기존의 나눗셈 알고리즘보다 컴파일러 작성에도 적합하다. 따라서, 본 논문의 연구 결과는 마이크로프로세서 및 하드웨어 크기에 제한적인 SOC(System on Chip) 구현 등에 폭넓게 사용될 수 있다.

1.25 Gbps 단일집적 양방향 광전 SoC를 위한 임플란트 절연 특성 분석 (Implant Isolation Characteristics for 1.25 Gbps Monolithic Integrated Bi-Directional Optoelectronic SoC)

  • 김성일;강광용;이해영
    • 대한전자공학회논문지SD
    • /
    • 제44권8호
    • /
    • pp.52-59
    • /
    • 2007
  • 본 논문에서는 이더넷 광 네트워크 구현용 핵심 부품인 1.25 Gbps 단일집적 양방향 광전 SoC (Monolithic integrated hi-directional optoelectronic system-on-a- chip)의 전기적 혼신을 감소시키기 위한 임플란트의 전기적 절연 특성을 분석하였으며, 측정결과로부터 임플란트의 등가회로를 추출하였다. InP 기판상에 단일집적된 양방향 광전 SoC의 구성은 다음과 같다. 먼저 송신부는 전기신호를 광신호로 바꾸어 전송하는 레이저 다이오드(Laser Diode)와 레이저 다이오드의 출력을 모니터링하기 위한 모니터 포토다이오드(Monitor Photodiode)로 구성된다. 그리고 수신부는 디지털로 변조된 후 입력된 광신호를 전기신호로 변환하는 디지털 포토다이오드(Digital photodetector)로 구성된다. IEEE 802.3ah와 ITU-T G.983.3가 요구하는 기가비트 수동 광 네트워크 (Gigabit-Passive Optical Network)용 ONU (Optical Network Unit)의 양방향 광전 모듈의 규격을 만족하기 위해서는 수신부의 수신감도는 -24 dBm (@ BER (Bit Error Rate)=10-12)을 만족해야 하므로, 모듈 내의 전기적 혼신은 DC에서 3 GHz까지 -86 dB이하로 유지되어야 한다. 한편, 임플란트 구조의 측정 및 분석 결과, 단일 InP 기판상에 집적된 레이저 다이오드와 모니터 포토다이오드 간의 간격과, 그리고 모니터 포토다이오드와 디지털 포토다이오드간의 간격을 200 mm 이상을 유지하면서, 20 mm 폭의 임플란트를 삽입하였을 경우, -86 dB 이하의 전기적 혼신을 만족하였다. 본 논문에서 사용하고 분석한 임플란트 구조 및 특성은 단일집적 양방향 광전 SoC 뿐만 아니라, 아날로그/디지털 혼합모드 SOC의 설계 제작용 기본 데이터로 활용할 수 있다., 1.0 mm로 나타났다. 하체 고정기구를 사용한 환자군에서 디지털재구성사진과 모의 치료사진의 차이는 좌우, 전후, 두미 방향에 따라 각각 $1.3{\pm}1.9\;mm$, $1.8{\pm}1.5\;mm$, $1.1{\pm}1.1\;mm$, 디지털재구성사진과 조사영역사진 간의 차이는 각각 $1.0{\pm}1.8\;mm$, $1.2{\pm}0.9\;mm$, $1.2{\pm}0.8\;mm$, 조사영역사진 간의 평균 표준편차는 각각 0.9 mm, 1.6 mm, 0.8 mm로 고정기구를 사용하지 않았을 때보다 유의하게 재현성이 향상된 것으로 나타났다. 결 론: 본 연구에서 고안된 하체 고정기구는 골반부암 환자 치료 시 편안함을 제공해 주고 재현성 향상에 도움을 주는 것으로 사료된다..) 이 때 방사선 조사량의 중앙값은 3,600 cGy이었다. 이후 추가 방사선 치료 시 계획용 CT를 사용하지 않고 2-oblique fields 사용하여 치료한 경우가 87명(35.4%)이었는데 방사선 조사량의 중앙값은 1,800 cGy이었다. 전 환자에서 1일 1회 180 cGy로 치료하였다. 전 환자에서 조사된 총 방사선량의 중앙값은 5,580 cGy이었다. 수술 후 방사선 치료를 시행한 경우 중앙값은 5,040 cGy이었고 수술을 받지 않은 환자 중앙값은 5,940 cGy이었다. 근접조사 방사선 치료는 총 34명(13.8%)에서 시행되었고, 전 환자에서 high dose rate Iridium-192를 사용하였다. 조사범위는 종양에서 longitudinal margin의 중앙값은 1 cm, prescribed isodose curve에서 axial length의 평균값은 8.25 cm, 폭은 2 cm, 그리고 전후 폭의 중앙값도 2 cm이었다. Fraction size의 중앙값은