A Study on the Hardware Complexity Reduction of Hilbert transformer by MAG algorithm

MAG 알고리즘에 의한 힐버트 변환기의 하드웨어 복잡도 감소에 관한 연구

  • Kim, Young-Woong (Dept. of Electronics Engineering, Graduate School of Information & Industry, Chungwoon University) ;
  • Lee, Young-Seock (Dept. of Digital Broadcasting and Electronic Engineering, Chungwoon University)
  • 김영웅 (청운대학교 정보산업대학원 전자공학과) ;
  • 이영석 (청운대학교 디지털방송공학과)
  • Received : 2010.10.27
  • Accepted : 2011.01.13
  • Published : 2011.01.31


The Hilbert transform performs a role to transform band pass signals into low pass signals in wireless communication systems. The operation of Hilbert transform is based on a convolution process which is required adding and multiplying calculations. When the Hilbert transform is designed and hardware-implemented at gate level, the adding and multiplying operation requires a high power consumption and a occupation of wide area on a chip. So the results of adding and multiplying operation cause to degrade the performance of implemented system. In this paper, the new Hilbert transformer is proposed, which has a low hardware complexity by application of MAG(Minimum Adder Graph) algorithm. The proposed Hilbert transformer was simulated in ISE environment of Xilinx and showed the reduction of hardware complexity comparing with the number of gate in the conventional Hilbert transformer.

힐버트 변환은 무선 디지털 통신으로부터 수신된 대역통과 신호를 저역통과 신호로 변환시켜 사용자에게 필요한 정보를 제공할 수 있는 역할을 수행한다. 힐버트 변환의 기본 연산과정은 승산과 가산 연산으로 구성되어 있으며, 힐버트 변환을 하드웨어로 구현한 힐버트 변환기는 승산기 설계에서 많은 양의 게이트들을 이용한 설계가 요구되고, 이에 따라 구현된 힐버트 변환기는 높은 소비전력과 넓은 면적을 차지하여 모바일 디지털 기기의 전체적인 성능에 영향을 미친다. 본 논문에서는 MAG(Minimum Adder Graph) 알고리즘을 이용하여 승산 연산의 복잡도를 감소시켜 디지털 통신기기 특히 모바일 시스템의 구성요소인 힐버트 변환기를 기존의 방법보다 더 적은 게이트를 이용하여 구현할 수 있는 방법을 제안하였다. 제안된 방법은 Xilinx사의 ISE환경에서 모의 실험하여 성능의 우수함을 보여주었다.


  1. D. Kodek and K. Steigliz, "Comparison of Optimal and Local Search Methods for Designing Finite Wordlength FIR Digital Filters," IEEE Transactions on Circuits and Systems, Vol. 28, pp. 28-32, Jan. 1981.
  2. A. de la Serna and M. A. Soderstrand, "Tradeoff Between FPGA Resource Utilization and Roundoff Error in Optimized CSD FIR Digital Filters," IEEE Asilomar Conference, Vol. 1, pp. 187-191, 1994.
  3. I. Richard and Hartley, "Subexpression Sharing in Filters Using Canonic Signed Digit Multipliers," IEEE Transaction on Circuits and Systems, Vol. 43, No. 10, Oct. 1996.
  4. P. K. Dutta and P. B. Duttagupta, "Optimization Method for Broadband Modem FIR Filter Design Using Common Subexpression Elimination," IEEE Instrumentation and Measurement Technology Conference, Vol. 3, pp. 1321-1324, 1994.
  5. D. R. Bull and D. H. Horrocks, "Primitive operator digital filter," IEEE Proc. G., vol. 138, no. 3, pp. 401-412, June 1991.
  6. A. G. Dempster and M. D. Macleod, "Use of minimum-adder multiplier blocks in FIR digital filters," IEEE Trans. Circuits Syst., vol. 42, no. 9, pp. 569-577, Sept. 1995.
  7. N,K. Bose, Digital Filters Theory and Applications, North-Holland Ltd.,1985.