• Proceedings of the IEEK Conference
• /
• 2000.06a
• /
• pp.256-259
• /
• 2000

The OFDM (orthogonal frequency division multiplexing) systems are based en the transmission of a given set of signals on multiple orthogonal subcarriers, resulting in large variation in amplitude of transmit signals, and severe distortion by nonlinear characteristic of a high power amplifier (HPA) is unavoidable. We propose in this paper a computationally efficient structure of a baseband predistorter for compensation of nonlinear distortion by the HPA. Moreover, a predistorter which can be utilized in high speed transmission systems such as wireless ATM based on the proposed structure is designed using VHDL, and synthesized by the Synopsys tool.

• Proceedings of the IEEK Conference
• /
• 2000.11a
• /
• pp.205-208
• /
• 2000

In this paper, we have designed a pager based on the FLEX protocol. The pager consists of a decoder, a MCU, a SPI, and a User interface. The decoder contains the following blocks： synchronizer, de-interleaver, error corrector, packet builder. The decoded data is converted to SPI packets for communication between the MCU and the FLEX decoder. The host MCU is a RISC pipelined architecture, so it processes data at high speed and also sends messages to user interface. We have designed the proposed pager as structural modeling using VHDL language. Then, We simulated and synthesized it using tool of SYNOPSYS corporation.

• Proceedings of the IEEK Conference
• /
• 2000.06b
• /
• pp.238-241
• /
• 2000

This paper describes an equalizer using the DFE (Decision Feedback Equalizer) structure, CMA. (Constant Modulus Algorithm) and LMS (Least Mean Square) algorithms. We employ high speed multipliers, square logics and many CSAs (Carry Save Adder) for high speed operations. We have developed floating-point models and fixed-point models using the COSSAP$\^$TM/ CAD tool and developed VHDL models. We have peformed logic synthesis using the SYNOPSYS$\^$TM/ CAD tool and the SAMSUNG 0.5 $\mu\textrm{m}$ standard cell library (STD80). The total number of gates is about 130,000.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.557-560
• /
• 2001

본 논문에서는 시공간 3차원 잡음 제거기의 ASIC 설계 및 구현결과를 소개한다. 구현된 잡음 제거기는 휘도와 색차신호에 대한 잡음제거 필터들로 구성된다. 휘도에 적용한 필터는 A-MEAN 필터와 A-LMMSE 필터를 결합한 형태의 필터를 시공간적으로 연결한 필터로써, 특히 시간방향으로 IIR 필터 형태를 갖도록 설계하여 평탄한 영상영역에서 보다 강한 잡음 제거 효과를 갖도록 하였다. 한편, 색차신호에 대해서는 5탭 길이를 갖는 1차원 A-MEAN 필터를 적용하였다. C-언어를 이용한 시뮬레이션을 통해 설계된 잡음 제거기의 성능을 평가하였고, VHDL과 C-언어에 의한 시뮬레이션 결과를 비교하여 VHDL-코드의 검증을 수행했다. 구현과정은 시뮬레이션과 논리합성 등 전반부 설계를 Synopsys 툴을 이용하여 수행했고, 레이아웃 등 후반부 설계를 Cadence 툴과 Apollo 툴을 이용하여 수행했다.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.1137-1140
• /
• 1998

In this paper, we propose the new hardware architecture which implements the stereo matching algorithm using the dynamic programming method. The dynamic programming method is used in finding the corresponding pixels between the left image and the right image. The proposed MOEPE(Merged Odd-Even PE) architecture operates in the systolic manner and finds the disparities from the intensities of the pixels on the epipolar line. The number of PEs used in the MOEPE architecture is the number of the range constraint, which reduced the number of the necessary PEs dramatically compared to the traditional method which uses the PEs with the number of pixels on the epipolar line. For the normal method by 25 times. The proposed architecture is modeled with the VHDL code and simulated by the SYNOPSYS tool.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.501-504
• /
• 2000

근본적으로 방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 시스템의 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 방대한 양의 데이터를 실시간으로 처리할수 있는 병렬 신호처리보드를 설계 및 구현하였다. 이 보드는 DSP칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface Port)포트를 통해 다른 DSP칩의 지역메모리를 액세스 할수 있다. 또한 외부의 호스트 프로세서가 보드 내의 DSP칩에 프로그램을 다운로딩 할수 있다. 보드간의 통신은 PCI 버스를 통하여 이루어지며, DSP칩간의 통신과 DSP칩과 그의 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 보드에서 가장 핵심인 DSP-to-PCI제어기는 하드웨어 언어인 VHDL로 설계하였으며, 시뮬레이션 환경은 Synopsys ＆ ALTERA MaxplusⅡ를 사용하여 검증하였으며, 최종적으로 CPLD(Complex Programable Logic Device)칩을 사용하여 구현하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.5
• /
• pp.2317-2321
• /
• 2011

This paper is proposed new data crytoblock algorithm based on the private key cryptoalgorithim with existed other cryptography algorithims. Therefore new crytoblock design and simulation using the common Synopsys and ALTERA Max+ PlusII Ver.10.1. As a simulation result, new data crytoblock have gate counting 640Mbps at the 40M hz. We thought that proposed new data crytoblock adapt real time information security.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.736-738
• /
• 2002

본 논문에서는 카메라 이동 및 피사체의 움직임 특성을 이용한 움직인 검출 방식을 제안한다. 카메라 이동 및 피사체의 움직임 특성을 파악하여 움직임을 검출하기 위해 이전 프레임과 현재 프레임 간의 화소 차이의 평균 및 화면 내의 물체의 에지 정보를 이용하여 현재 프레임의 움직임 정도를 판단한다. 그리고 움직임 검출의 정확도를 높이기 위해 화소 차이의 평균을 3단계로 나누어 연산한다. 제안된 움직임 검출 방식은 기존의 움직임 검출 방식에서 나타난 문제점을 보완하며 움직임 검출 범위를 높일 수 있음을 컴퓨터 시뮬레이션을 통해 확인할 수 있었으며, 아남 0.25$\mu$m 공정 라이브러리와 Synopsys 툴을 이용해 VHDL로 구현하였다.

• IT SoC Magazine
• /
• s.19
• /
• pp.24-28
• /
• 2007

올해 44회를 맞이한 DAC(Design Automation Conference)는 6월 4일부터 8일까지 5일간 캘리포니아 샌디에고에서 개최되었다. 이번 DAC에도 샌프란시스코에서 열렸던 43회 DAC와 마찬가지로 인텔, IBM, ARM, Sun Microsystems 등 첨단 SoC/IP 설계회사와 Cadence, Synopsys 등 EDA 개발회사, 그리고 TSMC, UMC 등 유수의 파운드리회사들이 참가하였다. 전시회 참여업체는 약 250여개로 예년보다 약간 증가하였고 총 참관객수는 11,000여명으로 다소 줄어들었다. 하지만 국내 참여업체 관계자들은 참관객들의 질적인 수준이 작년 DAC보다 더 높아 제품을 홍보하고 관련 업계 사람들과 정보를 교환하기에 더없이 좋은 기회였다고 평가했다. 또한 이번 DAC 컨퍼런스는 총 10개 트랙, 53개의 세션들이 진행되었으며 약 161개의 논문이 발표되어 매우 역동적인 기술교류가 이루어졌다. 여기에서는 44th DAC의 주요 이슈와 전시회에 참여하였던 국내 SoC업체들의 제품에 대해 살펴 보고자한다.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.6
• /
• pp.1988-1995
• /
• 2000

In this paper, we have proposed the contrast control method for improving image quality. The proposed method can be easily applied to the FPD (flat panel display) which requires real-time processing because of its lower hardware complexity that the conventional methods. In addition, it can flexibly control the contrast of input image by arraying the weight values that control the contrast range. Visual test and standard deviation of their histograms have been introduced to evaluate the results of proposed method and the original images. The functional operation of he proposed method has been verified using the SYNOPSYS VHDL tool and computer simulation. Its results show that he proposed method might be very suitable for real-time processing on the FPD.