• 제목/요약/키워드: Synchronization Clock

검색결과 230건 처리시간 0.183초

무선 LAN 시스템에서 CCK 변조방식의 클럭 동기 성능 분석 (Performance Analysis on Clock Sychronization of CCK Modulation Scheme in Wireless LAN System)

  • 박정수;강희곡;조성언;조성준
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.583-586
    • /
    • 2004
  • 본 논문에서는 2.4 GHz대역에서 54 MbPs 고속 데이터 전송이 가능한 IEEE 802.11g 무선 LAN 시스템에서 사용되는 변조 방식인 CCK(Complementary Code Keying)의 클럭 동기에 대해서 연구했다. 수신단에서는 잡음 또는 페이딩에 의해 클럭 주파수 오차가 발생한다. 이 주파수 오차는 클럭 타이밍 오프셋을 발생시켜 ISI(InterSymbol Intorference)의 원인이 된다. 그러므로 클럭 타이밍 오프셋을 줄이기 위해서는 트렉킹이 필요하다. 본 논문에서는 클럭 트렉킹을 위해 비동기 방식인 DLL(Delay Lock Loop)방식을 이용하여 시뮬레이션을 수행하였다. AWCN 환경과 실외 다중경로 페이딩 채널환경에 대한 지터 분산과 이에 따른 BER 성능을 비교한다.

  • PDF

임베디드 시스템 MCU 타이머 클록 펄스 동기화 (Clock Pulse Synchronization of MCU Timers in Embedded Systems)

  • 이형봉;권기현
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권7호
    • /
    • pp.47-55
    • /
    • 2013
  • 임베디드 시스템에 구현되는 대부분의 어플리케이션들은 MCU가 제공하는 타이머를 사용한다. 타이머 사용의 목적은 실시간 운영체제의 소프트웨어 타이머 구현에서부터 센서의 워밍업이나 처리의 경과 시간 측정 등에 이르기까지 다양하다. 이들어플리케이션들이의시간측정은그길이뿐만아니라정밀도측면에서수us~수백ms 정도로 그 범위가 다양하다. 이 논문에서는 타이머를 활용하는 과정에서 클록 펄스 비동기화로 인해 발생할 수 있는 오차 요인을 분석하고, 이러한 오차를 감소시키기 위한 타이머 클록 펄스 동기화 방안을 제시한다. 실험 결과, 32768Hz의 타이머를 8 분주한 4096Hz 타이머의 경우 약 230us까지의 편차가 발생하지만, 제안된 방법을 적용하면 타이머로 인한 편차를 10us 이내로 유지할 수 있다.

UFIR 필터 Ladder 알고리즘 이용 GPS Holdover 성능 추정 (Estimation of GPS Holdover Performance with Ladder Algorithm Used for an UFIR Filter)

  • 이영규;양성훈;이창복;허문범
    • 제어로봇시스템학회논문지
    • /
    • 제21권7호
    • /
    • pp.669-676
    • /
    • 2015
  • In this paper, we described the simulation results of the phase offset performance of a clock in holdover mode which was normally operated in GPS Disciplined Oscillator (GPSDO). In the TIE model, we included the time error term caused by environmental temperature variation because one of the most important parameters of clock phase error is the frequency offset and drift caused by the variation of temperature. For the simulation, we employed Maximum Time Interval Error (MTIE) for the performance evaluation when the frequency offset and drift are estimated by using an Unbiased Finite Impulse Response (UFIR) filter with ladder algorithm. We assumed that the noise in the GPS measurement is white Gaussian with zero mean and 1 ns standard deviation, and temperature linearly varies with a slope of $1{^{\circ}C}$ per hour. From the simulation results, the followings were observed. First, with the estimation error of temperature of less than 3 % and the temperature compensation period of less than 900 seconds, the requirement of CDMA2000 phase synchronization under 10 us could be achieved for more than 40,000 seconds holdover time if we employ an OCXO (Oven Controlled Crystal Oscillator) clock. Second, in order to achieve the requirement of LTE-TDD under 1.5 us for more than 10,000 seconds holdover time, below 3 % estimation error and 500 seconds should be retained if a Rubidium clock is adopted.

동기식 스트림 암호 통신에 적합한 사이클 슬립 보상 알고리즘 (A compensation algorithm of cycle slip for synchronous stream cipher)

  • 윤장홍;강건우;황찬식
    • 한국통신학회논문지
    • /
    • 제22권8호
    • /
    • pp.1765-1773
    • /
    • 1997
  • PLL을 사용하는 통신 시스템에서는 선로 잡음에 의해서 사이클 슬립 현상이 발생 할 수 있다. 이 사이클 슬립 현상이 동기식 스트림 암호 통신 시스템에 발생하면 난수 동기 이탈 현상을 발생시켜 통신을 할 수 없게 된다. 이러한 난수 동기 이탈의 위험성을 줄이기 위하여 연속 재동기 방식을 사용하지만 이에 따른 문제점이 있다. 본 논문에서는 수신 클럭 복원시에 사용되는 수신 클럭 보상 알고리즘을 연속 재동기 방식에 적용하여 기존의 연속 재동기 방식의 문제점을 해결하는 방법을 제안하였다. 즉, 정해진 기준 시간 동안에 실제 수신 클럭 펄스 수를 계수하여 얻은 계수치와 동일 시간 동안에 사이클 슬립이 발생하지 않은 정상 상태에서의 수신 클럭 펄스 수인 정상치가 일치하지 않으면 사이클 슬럽이 발생된 것으로 판단하여 훼손된 수신 클럭을 사이클 스립의 발생 형태에 따라 클럭 펄스를 더해주거나 빼주는 방법을 연속 재동기 방식과 같이 사용하였다. 제안된 방법을 절대 클럭 동기를 요구하는 동기식 스트림 암호 통신 시스템에서 시험한 결과 기존의 연속 재동기 방법에 비하여 재동기 시간을 최대 20배까지 단축시켰는데 그것은 전송 데이터 량을 17.8% 감축하는 효과와 동일하다.

  • PDF

수소 메이저 홀드오버 시간예측을 위한 머신러닝 모델 개발 (Development of Machine Learning Model to Predict Hydrogen Maser Holdover Time)

  • 김상준;이영규;이준효;이주현;최경원;오주익;유동희
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제13권1호
    • /
    • pp.111-115
    • /
    • 2024
  • This study builds a machine learning model optimized for clocks among various techniques in the field of artificial intelligence and applies it to clock stabilization or synchronization technology based on atomic clock noise characteristics. In addition, the possibility of providing stable source clock data is confirmed through the characteristics of machine learning predicted values during holdover of atomic clocks. The proposed machine learning model is evaluated by comparing its performance with the AutoRegressive Integrated Moving Average (ARIMA) model, an existing statistical clock prediction model. From the results of the analysis, the prediction model proposed in this study (MSE: 9.47476) has a lower MSE value than the ARIMA model (MSE: 221.2622), which means that it provides more accurate predictions. The prediction accuracy is based on understanding the complex nature of data that changes over time and how well the model reflects this. The application of a machine learning prediction model can be seen as a way to overcome the limitations of the statistical-based ARIMA model in time series prediction and achieve improved prediction performance.

GPS를 이용한 네트워크 시각 서버 (A Network Time Server using CPS)

  • 황소영;유동희
    • 한국정보통신학회논문지
    • /
    • 제8권5호
    • /
    • pp.1004-1009
    • /
    • 2004
  • 컴퓨터 시스템에서의 시각 메커니즘은 기본적이고 필수적인 요소로써 현재 시각의 유지 및 프로세스 점유 시간, 디스크 I/O 등, 시스템의 각종 성능 평가를 위한 척도이다. 분산 시스템에서 응용프로세스들은 시스템 내 여러 노드에서 동시에 수행되며 정확한 결과를 얻기 위해서는 노드 간 시각 동기가 이루어져야 한다. 현재 통신망이 보편적 요소가 되면서 분산 환경 구성 및 네트워크 기반 운용이 일반화됨에 따라 시각 동기는 필수 사항이 되었다. 네트워크 시각 서버는 시스템의 지역 클럭을 표준 참조 시각원에 동기시킴으로써 정확하고 정밀한 시각을 획득, 유지하고 표준 시각 동기 프로토콜을 통해 시각 정보를 네트워크에 분배한다. 본 논문은 네트워크 시각 동기를 위한 시각 서버의 설계 및 구현에 대해 제시한다. 시스템은 표준 참조 시각원으로 GPS (Global Positioning System)를 사용하며 NTP (Network Time Protocol)를 통해 표준시 (UTC: Universal Time Coordinated)를 제공한다.

레지스터 전달 수준 설계단계에서 사전 클럭트리합성 가능여부 판단을 위한 경량화된 클럭트리 재구성 방법 (Lightweighted CTS Preconstruction Techniques for Checking Clock Tree Synthesizable Paths in RTL Design Time)

  • 권나영;박대진
    • 한국정보통신학회논문지
    • /
    • 제26권10호
    • /
    • pp.1537-1544
    • /
    • 2022
  • application specific integrated circuit (ASIC) 및 system on chip (SoC) 설계 시 디지털 회로는 클럭에 동기화되어 작동한다. 칩 설계 시, place & route (P&R)에서 설계 조건과 타이밍 조건, 클럭의 동기화 여부 등을 고려한다. P&R에서 클럭 경로에 대한 delay를 줄이기 위해, clock tree synthesis (CTS) 기법을 이용한다. 본 논문에서는 사전 클럭트리 합성 가능 여부 판단을 위한 shallow-CTS 알고리즘을 소개한다. 오픈 소스 Parser-Verilog를 사용하여 register transfer level (RTL) 합성가능한 Verilog를 파싱하여, Pre-CTS와 Post-CTS 단계를 진행하고, 가장 긴 clock path와 버퍼 삽입 전후의 표준편차를 비교하여 CTS의 정확도에 대해 분석한다. 본 논문에서 시간 투입이 많이 되는 licensed EDA tool을 사용하여 CTS 결과를 확인하지 않고, RTL 수준에서 사전 클럭 트리 합성 검증 방법을 제공하여 비용 및 시간문제를 감소할 수 있을 것으로 기대된다.

GPS를 이용한 정밀 동기 클록 발생기 설계 (Design of The Precise Synchronized Clock Generator using GPS)

  • 김찬모;조용범
    • 대한전자공학회논문지SD
    • /
    • 제38권6호
    • /
    • pp.446-455
    • /
    • 2001
  • 본 논문은 GPS 수신기를 이용한 정밀 동기 클록 발생기의 PLD 구현에 관한 것이다. GPS 수신기에서는 동기화 된 IPPS 신호를 발생하는데, 이를 이용하여 시각동기와 클록 보정 등을 행할 수 있다. 본 연구에서는 저가격의 오실레이터로부터 높은 정확도의 클록을 발생시킬 수 있는 DPLL 구조의 정밀 동기 클록 발생기를 ALTERA FLEX EPM6016TC144-3 PLD를 이용하여 구현하였다. 이를 이용하여 GPS 수신기를 함께 이용하여 높은 정밀도를 가지며 동기화 된 1MHz 클록을 발생시키는 하드웨어를 설계하고 구현한다.

  • PDF

소리 파형을 이용한 다수 동영상간 시간축 동기화 기법 (Timeline Synchronization of Multiple Videos Based on Waveform)

  • 김신;윤경로
    • 방송공학회논문지
    • /
    • 제23권2호
    • /
    • pp.197-205
    • /
    • 2018
  • 파노라마 이미지는 현재 흔하게 사용되는 기술 중 하나이다. 하지만, 아직까지 파노라마 비디오 제작은 기술적 어려움이 존재한다. 360도 카메라와 같은 특수 카메라가 없을 경우, 파노라마 비디오 제작은 더욱 어려워진다. 파노라마 비디오를 제작하기 위해서는 여러 지점에서 촬영한 다수의 동영상의 시간축을 동기화할 필요가 있다. 하지만 카메라 내부 시계를 통한 시간축 동기화 기법은 내부 하드웨어 차이로 인해 오차가 발생할 수 있다. 이러한 문제를 해결하기 위해 영상 정보 또는 소리 정보를 이용한 다수 비디오 간 시간축 동기화 연구가 진행되었다. 하지만 영상 정보를 이용하는 경우 정확도와 프로세싱 시간에 문제가 있으며 소리 정보를 이용하는 경우 노이즈에 민감하거나 멜로디가 없으면 동기화가 없다는 문제점이 있다. 따라서 본 논문에서는 소리 파형을 이용한 다수 비디오 간 시간축 동기화 기법을 제안한다. 영상 정보 기반 시간축 동기화 기법보다 높은 동기화 정확도를 보여주며 시간적 효율성을 보여준다.

연속 방송 패킷 전송에 의한 무선 센서 네트워크의 시각 동기화 (Time Synchronization by Consecutive Broadcast for Wireless Sensor Networks)

  • 배시규
    • 정보처리학회논문지C
    • /
    • 제19C권3호
    • /
    • pp.209-214
    • /
    • 2012
  • 시각 동기화는 무선 센서 네트워크에서 시각 정보가 활용되는 응용(예, 감시, 추적, 데이터 융합, 스케쥴링)에 있어서 중요하다. 무선 센서 네트워크에서의 시각 동기화는 기존의 유선 인터넷 망이나 다른 무선 통신망과도 다른 요구 사항을 만족해야 하는데, 이는 무선 센서 네트워크가 제한된 자원을 가지고 있기 때문이며, 그 중 특히 전력 소모가 가장 중요한 요소이다. 이 논문은 무선 센서 네트워크에서 동작하는 새로운 시각 동기화 방안에 관한 것으로 메시지 통신 부하를 줄여 결과적으로 전력 소모를 줄일 수 있다. 시뮬레이션 시험을 통해서 제안한 시각 동기화 방안이 기존의 방안보다 에너지 소모가 적으며 정확도가 향상되었음을 보인다.