• Title/Summary/Keyword: Symmetric Encryption

Search Result 165, Processing Time 0.021 seconds

소셜 네트워크에서 프라이버시를 보호하는 효율적인 거리기반 접근제어 (Efficient Hop-based Access Control for Private Social Networks)

  • 정상임;김동민;정익래
    • 정보보호학회논문지
    • /
    • 제22권3호
    • /
    • pp.505-514
    • /
    • 2012
  • 싸이월드, 페이스북과 같은 소셜 네트워킹 서비스는 개인적인 데이터를 지인들과 공유하는데 매우 유용하다. 이들은 대부분 중앙 집중형 서버를 기반으로 하는데, 이 같은 시스템은 사용자들의 모든 통신 내역이 서버에게 노출된다는 단점을 가진다. 이러한 문제점을 개선하기 위해서 p2p 시스템에 착안한 분산된 소셜 네트워킹 서비스와 그 안에서 타인의 데이터에 접근하는 것을 제어하는 연구가 진행 중이다. 기존의 접근제어 기법에서는 신뢰하는 제 3기관이 필요하거나 프로토콜에 참여하는 모든 사용자들이 온라인 상태여야 하고, 사용자들이 분산된 방식으로 구축한 소셜 네트워크가 서버에게 노출되는 단점이 존재했다. M. Atallah 등은 처음으로 암호학적인 키 관리 기법을 활용해서 기존의 기법들이 지닌 문제점을 모두 해결했지만, 제안된 기법이 매우 비효율적이라는 한계가 있었다. 본 논문에서는 이 기법이 가진 비효율을 분석하고, 키 관리 기법이 아닌 대칭키 기반의 환형(circular) 암호를 최초로 적용하여 효율적인 접근제어 기법을 제안한다. 제안하는 기법은 온라인 상에 구축된 소셜 네트워크를 통해서 사용자 데이터에 대한 접근을 분산된 방식으로 제어하고, 서버가 그 네트워크를 추론할 수 없도록 기존의 기법보다 향상된 효율성과 안전성을 제공한다.

RVA 기반의 페어링 부채널 대응법에 대한 안전성 분석 (Security Analysis against RVA-based DPA Countermeasure Applied to $Eta_T$ Pairing Algorithm)

  • 서석충;한동국;홍석희
    • 정보보호학회논문지
    • /
    • 제21권2호
    • /
    • pp.83-90
    • /
    • 2011
  • 최근 타원곡선 상에서의 페어링은 ID 기반의 암호/서명/인증/키공유 기법, 등 다양한 적용되고 있으며 효율적인 계산을 위하여 GF($P^n$) (P = 2, 3) 상에서 정의되는 $Eta_T$ 페어링 알고리즘이 개발되었다. 하지만 $Eta_T$ 페어링 알고리즘의 대칭적인 연산 구조 때문에 Tate, Ate 페어링과 비교하여 부채널 분석에 취약하다. $Eta_T$ 페어링 알고리즘의 부채널 분석에 대한 안전성을 위하여 다양한 대응 방법들이 제안되었다. 특히, 2008년에 Masaaki Shirase 외가 제안한 랜덤값 덧셈 (Random value addition: RVA)을 이용한 대응방법의 경우에는 효율성 측면에서는 뛰어나지만 안전성 측면에서는 취약점이 있다. 본 논문에서는 $Eta_T$ 페어링 알고리즘에서 제안된 RVA기반의 부채널 대응방법의 취약성에 대하여 실제 구현 관점에서 면밀히 분석한다.

Novel Secure Hybrid Image Steganography Technique Based on Pattern Matching

  • Hamza, Ali;Shehzad, Danish;Sarfraz, Muhammad Shahzad;Habib, Usman;Shafi, Numan
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제15권3호
    • /
    • pp.1051-1077
    • /
    • 2021
  • The secure communication of information is a major concern over the internet. The information must be protected before transmitting over a communication channel to avoid security violations. In this paper, a new hybrid method called compressed encrypted data embedding (CEDE) is proposed. In CEDE, the secret information is first compressed with Lempel Ziv Welch (LZW) compression algorithm. Then, the compressed secret information is encrypted using the Advanced Encryption Standard (AES) symmetric block cipher. In the last step, the encrypted information is embedded into an image of size 512 × 512 pixels by using image steganography. In the steganographic technique, the compressed and encrypted secret data bits are divided into pairs of two bits and pixels of the cover image are also arranged in four pairs. The four pairs of secret data are compared with the respective four pairs of each cover pixel which leads to sixteen possibilities of matching in between secret data pairs and pairs of cover pixels. The least significant bits (LSBs) of current and imminent pixels are modified according to the matching case number. The proposed technique provides double-folded security and the results show that stego image carries a high capacity of secret data with adequate peak signal to noise ratio (PSNR) and lower mean square error (MSE) when compared with existing methods in the literature.

내장형 시스템을 위한 128-비트 블록 암호화 알고리즘 SEED의 저비용 FPGA를 이용한 설계 및 구현 (Design and Implementation of a 128-bit Block Cypher Algorithm SEED Using Low-Cost FPGA for Embedded Systems)

  • 이강;박예철
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권7호
    • /
    • pp.402-413
    • /
    • 2004
  • 본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED를 소형 내장형(8-bit/ 16-bit) 시스템에 탑재하도록 저가의 FPGA로 구현하는 방법을 제안한다. 대부분 8-bit 또는 16-bit의 소규모 내장형 시스템들의 프로세서들은 그 저장용량과 처리속도의 한계 때문에 상대적으로 계산양이 많아 부담이 되는 암호화 과정은 별도의 하드웨어 처리기를 필요로 한다. SEED 회로가 다른 논리 블록들과 함께 하나의 칩에 집적되기 위해서는 적정한 성능을 유지하면서도 면적 요구량이 최소화되는 설계가 되어야 한다. 그러나, 표준안 사양의 구조대로 그대로 구현할 경우 저가의 FPGA에 수용하기에는 면적 요구량이 지나치게 커지게 되는 문제점이 있다. 따라서, 본 논문에서는 면적이 큰 연산 모듈의 공유를 최대화하고 최근 시판되는 FPGA 칩의 특성들을 설계에 반영하여 저가의 FPGA 하나로 SEED와 주변 회로들을 구현할 수 있도록 설계하였다. 본 논문의 설계는 Xilinx 사의 저가 칩인 Spartan-II 계열의 XC2S100 시리즈 칩을 대상으로 구현하였을 때, 65%의 면적을 차지하면서 66Mpbs 이상의 throughput을 내는 결과를 얻었다. 이러한 성능은 작은 면적을 사용하면서도 목표로 하는 소형 내장형 시스템에서 사용하기에 충분한 성능이다.

스마트 그리드를 위한 확장 홈 네트워크 기반의 AMI 시스템 설계 (A Design of an AMI System Based on an Extended Home Network for the Smart Grid)

  • 황유진;이광휘
    • 대한전자공학회논문지TC
    • /
    • 제49권7호
    • /
    • pp.56-64
    • /
    • 2012
  • 스마트 그리드란 기존의 전력망에 정보기술을 융합하여 에너지 효율을 최적화하는 차세대 전력망을 구성하는 기술의 하나이다. 본 논문에서는 스마트그리드를 효과적으로 구축하기 위하여 기존 홈 네트워크와 연동되고 효율적인 관리 기능을 제공하는 AMI 시스템을 제안 한다. 확장된 홈 네트워크 기반의 AMI 시스템은 스마트미터, 통신 모듈, 홈 게이트웨이, 보안 모듈, 미터 데이터 관리 시스템, 전력 응용 모듈 등으로 구성된다. 제안하는 홈 네트워크는 전력소모를 줄이고 효율적인 데이터 전송이 가능할 수 있도록 IEEE 802.15.4를 기반으로 설계하였다. 제안 홈 게이트웨이는 웹 서비스를 통해 외부 관리 시스템과 에너지 소비 정보 등을 실시간으로 교환할 수 있고, AMI 시스템은 인터넷을 통하여 홈 게이트웨이와 미터 데이터 관리 시스템 간의 양방향 통신이 가능하도록 설계되었다. 정보 전달의 안전성을 얻기 위하여 보안 알고리즘을 적용 하였으며 보안 알고리즘은 대칭적 블록 암호화 방식인 AES 알고리즘을 사용하였다. 제안 시스템을 사용하는 경우 본 연구에 제한적이기는 하지만 제어를 하지 않을 경우보다 전력 소비가 평균적으로 4~42%정도 줄어드는 것을 실험 결과에서 확인할 수 있었다.