• 제목/요약/키워드: Switches

검색결과 1,790건 처리시간 0.026초

Double Boost Power-Decoupling Topology Suitable for Low-Voltage Photovoltaic Residential Applications Using Sliding-Mode Impedance-Shaping Controller

  • Tawfik, Mohamed Atef;Ahmed, Ashraf;Park, Joung-Hu
    • Journal of Power Electronics
    • /
    • 제19권4호
    • /
    • pp.881-893
    • /
    • 2019
  • This paper proposes a practical sliding-mode controller design for shaping the impedances of cascaded boost-converter power decoupling circuits for reducing the second order harmonic ripple in photovoltaic (PV) current. The cascaded double-boost converter, when used as power decoupling circuit, has some advantages in terms of a high step-up voltage-ratio, a small number of switches and a better efficiency when compared to conventional topologies. From these features, it can be seen that this topology is suitable for residential (PV) rooftop systems. However, a robust controller design capable of rejecting double frequency inverter ripple from passing to the (PV) source is a challenge. The design constraints are related to the principle of the impedance-shaping technique to maximize the output impedance of the input-side boost converter, to block the double frequency PV current ripple component, and to prevent it from passing to the source without degrading the system dynamic responses. The design has a small recovery time in the presence of transients with a low overshoot or undershoot. Moreover, the proposed controller ensures that the ripple component swings freely within a voltage-gap between the (PV) and the DC-link voltages by the small capacitance of the auxiliary DC-link for electrolytic-capacitor elimination. The second boost controls the main DC-link voltage tightly within a satisfactory ripple range. The inverter controller performs maximum power point tracking (MPPT) for the input voltage source using ripple correlation control (RCC). The robustness of the proposed control was verified by varying system parameters under different load conditions. Finally, the proposed controller was verified by simulation and experimental results.

링거 주입 IoT 시스템 개발 및 시험에 관한 연구 (A Study on the Development and Testing of Ringer Injection IoT System)

  • 조정호
    • 한국전자통신학회논문지
    • /
    • 제14권4호
    • /
    • pp.787-796
    • /
    • 2019
  • 본 논문에서는 환자에 링거액 주입 시 주입 완료 상태, 잔여량, 주입 중 상태 및 환자의 긴급 상황 알림 등 링거 주입을 제어하고 상태를 감지하여 이를 무선으로 간호사에 알려주는 링거 주입 IoT 시스템을 위한 설계 및 시험 방안을 제안한다. 이를 위해 링거액 센서 및 스위치, 상태 표시 및 무선 통신 기능을 갖는 회로를 설계하고, 스마트 링거 주입 IoT의 센싱 및 알림 정보를 제어하며, 이를 서버측에 알려 모니터링하기 위한 제어 및 모니터링 알고리즘을 제안한다. 또한 링거 IoT 시스템의 적합성을 시험하기 위해 링거액 감지 시간, 링거액 감지 거리, IoT 모듈 동작 온도, IoT 모듈 입력 파워, IoT 모듈 소비전력, 무선통신 속도 등의 시험기준을 설정하고 시험 결과를 분석한다.

IoT 어플리케이션을 위한 분수분주형 디지털 위상고정루프 설계 (Design of Fractional-N Digital PLL for IoT Application)

  • 김신웅
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.800-804
    • /
    • 2019
  • 본 논문은 2.4 GHz 대역의 IoT용 주파수합성기를 위한 이중-루프 구성의 서브-샘플링 디지털 PLL을 소개한다. PLL은 초기에 주파수 분주기를 사용하는 coarse locking을 수행하며, 이 후 최종적으로는 주파수 분주기를 사용하지 않는 서브-샘플링 방식의 fine locking loop로 스위칭하게 된다. DTC를 사용하여 양자화 에러 제거를 수행하며 이를 통해 특정 타이밍 범위를 갖는 고해상도 TDC를 사용함으로써 낮은 인-밴드 위상잡음 특성을 가질 수 있다. 본 논문에서는 또한 coarse loop와 fine loop간의 위상 오프셋을 제거하기 위한 보정 회로를 제안하였다. Coarse locking이 진행되는 동안 fine loop의 위상 에러를 예측하고, 이를 다시 coarse loop에 보상함으로써 빠른 락킹 타임과 안정적인 동작을 확보하였다. 회로는 SystemVerilog 및 Verilog 언어로 모델링 및 Register-Transfer Level (RTL) 수준으로 설계 되었으며 시뮬레이션을 통해 충분히 그 동작이 검증되었다.

강결합 방식의 INS/DVL/RPM 복합항법시스템 설계 (Design of Tightly Coupled INS/DVL/RPM Integrated Navigation System)

  • 유태석;김문환;윤선일;김대중
    • 한국해양공학회지
    • /
    • 제33권5호
    • /
    • pp.470-478
    • /
    • 2019
  • Because the global positioning system (GPS) is not available in underwater environments, an inertial navigation system (INS)/doppler velocity log (DVL) integrated navigation system is generally implemented. In general, an INS/DVL integrated system adopts a loosely coupled method. However, in this loosely coupled method, although the measurement equation for the filter design is simple, the velocity of the body frame cannot be accurately measured if even one of the DVL transducer signals is not received. In contrast, even if only one or two velocities are measured by the DVL transducers, the tightly coupled method can utilize them as measurements and suppress the error increase of the INS. In this paper, a filter was designed to regenerate the measurements of failed transducers by taking advantage of the tightly coupled method. The regenerated measurements were the normal DVL transducer measurements and the estimated velocity in RPM. In order to effectively estimate the velocity in RPM, a filter was designed considering the effects of the tide. The proposed filter does not switch all of the measurements to RPM if the DVL transducer fails, but only switches information from the failed transducer. In this case, the filter has the advantage of being able to be used as a measurement while continuously estimating the RPM error state. A Monte Carlo simulation was used to determine the performance of the proposed filters, and the scope of the analysis was shown by the standard deviation ($1{\sigma}$, 68%). Finally, the performance of the proposed filter was verified by comparison with the conventional tightly coupled method.

디지털 록인 앰프를 이용한 비정현 계통 전압 하에서 강인한 단상계통 연계 인 버터용 고조파 보상법 (A Robust Harmonic Compensation Technique using Digital Lock-in Amplifier under the Non-Sinusoidal Grid Voltage Conditions for the Single Phase Grid Connected Inverters)

  • 칸 아마드 레이안;아쉬라프 모하마드 노만;최우진
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2018년도 추계학술대회
    • /
    • pp.95-97
    • /
    • 2018
  • The power quality of Single Phase Grid-Connected Inverters (GCIs) has received much attention with the increasing number of Distributed Generation (DG) systems. However, the performance of single phase GCIs get degraded due to several factors such as the grid voltage harmonics, the dead time effect, and the turn ON/OFF of the switches, which causes the harmonics at the output of GCIs. Therefore, it is not easy to satisfy the harmonic standards such as IEEE 519 and P1547 without the help of harmonic compensator. To meet the harmonic standards a certain kind of harmonic controller needs to be added to the current control loop to effectively mitigate the low order harmonics. In this paper, the harmonic compensation is performed using a novel robust harmonic compensation method based on Digital Lock-in Amplifier (DLA). In the proposed technique, DLAs are used to extract the amplitude and phase information of the harmonics from the output current and compensate it by using a simple PI controller in the feedforward manner. In order to show the superior performance of the proposed harmonic compensation technique, it is compared with those of conventional harmonic compensation methods in terms of the effectiveness of harmonic elimination, complexity, and implementation. The validity of the proposed harmonic compensation techniques for the single phase GCIs is verified through the experimental results with a 5kW single phase GCI. Index Terms -Single Phase Grid Connected Inverter (SPGCI), Harmonic Compensation Method, Total Harmonic Distortion (THD) and Harmonic Standard.

  • PDF

Investigations of Multi-Carrier Pulse Width Modulation Schemes for Diode Free Neutral Point Clamped Multilevel Inverters

  • Chokkalingam, Bharatiraja;Bhaskar, Mahajan Sagar;Padmanaban, Sanjeevikumar;Ramachandaramurthy, Vigna K.;Iqbal, Atif
    • Journal of Power Electronics
    • /
    • 제19권3호
    • /
    • pp.702-713
    • /
    • 2019
  • Multilevel Inverters (MLIs) are widely used in medium voltage applications due to their various advantages. In addition, there are numerous types of MLIs for such applications. However, the diode-less 3-level (3L) T-type Neutral Point Clamped (NPC) MLI is the most advantageous due to its low conduction losses and high potential efficiency. The power circuit of a 3L T-type NPC is derived by the conventional two level inverter by a slight modification. In order to explore the MLI performance for various Pulse Width Modulation (PWM) schemes, this paper examines the operation of a 3L (five level line to line) T-type NPC MLI for various types of Multi-Carriers Pulse Width Modulation (MCPWM) schemes. These PWM schemes are compared in terms of their voltage profile, total harmonic distortion (THD) and conduction losses. In addition, a 3L T-type NPC MLI is also compared with the conventional NPC in terms of number of switches, clamping diodes, main diodes and capacitors. Moreover, the capacitor-balancing problem is also investigated using the Neutral Point Fluctuation (NPF) method with all of the MCPWM schemes. A 1kW 3L T-type NPC MLI is simulated in MATLAB/Simulink and implemented experimentally and its performance is tested with a 1HP induction motor. The results indicate that the 3L T-type NPC MLI has better performance than conventional NPC MLIs.

마이크로그리드 운영 시스템 연계를 위한 IEC 61850 기반 IoT 게이트웨이 플랫폼 (IEC 61850 Based IoT Gateway Platform for Interworking to Microgrid Operational System)

  • 박지원;송병권;신인재
    • KEPCO Journal on Electric Power and Energy
    • /
    • 제4권2호
    • /
    • pp.67-73
    • /
    • 2018
  • 마이크로 그리드 환경에는 변압기, 스위치, 에너지저장장치 등 많은 종류의 전력 설비가 존재하지만, IoT 기술의 발달에 따라 온도, 압력, 습도와 같은 센서 정보를 취득할 수 있는 기회를 제공하고 있다. 기존의 마이크로 그리드 환경에서는 IEC 61850 표준에서 정의하고 있는 MMS 등의 통신 프로토콜을 준용하여 전력 설비와 플랫폼 간 통합 운용되고 있다. 그렇기 때문에 IoT 데이터를 수용하기 위해서는 IEC 61850 기반으로 구성된 데이터 수집 장치(FEP)에 IoT 데이터를 연계해 줄 수 있는 게이트웨이 기술이 필요하다. 본 논문에서는 마이크로그리드 운영 시스템 연계를 위한 IEC 61850기반 IoT 게이트웨이 플랫폼 프로토타입을 제안하고자 한다. 게이트웨이 플랫폼은 IoT 프로토콜(MQTT, CoAP, AMQP) 인터페이스 모듈과 데이터베이스, IEC 61850서버로 구성되어 있다. 데이터베이스의 경우, JSON 데이터를 저장하기 위해 오픈소스 기반의 NoSQL 데이터베이스인 Hbase와 MongoDB를 이용하였다. IoT 프로토콜을 검증하기 위해 라즈베리파이 아두이노 인텔 에디슨 SoC 기반 전력 IoT 디바이스 시뮬레이터를 이용하였고, IEC 61850은 Sisco's MMS EASY Lite를 이용하여 IoT 프로토콜과 IEC 61850 프로토콜간의 상호호환성을 검증하였다.

대기행렬 이론 기반 SDN 제어 평면 및 응용 평면의 트래픽 성능 분석 모델 (An Analytical Traffic Model of Control Plane and Application Plane in Software-Defined Networking based on Queuing Theory)

  • 이승운;노병희
    • 한국차세대컴퓨팅학회논문지
    • /
    • 제15권4호
    • /
    • pp.80-88
    • /
    • 2019
  • 소프트웨어 정의 네트워킹(SDN)은 네트워크 장치의 데이터 기능과 제어기능을 분리한 미래 네트워킹 기술이다. 네트워크 장치들이 하나의 컨트롤러에 의해 중앙 제어되는 SDN의 구조는 대규모의 네트워크로의 확장성을 보장하기가 쉽지 않다. 선행연구들은 다수의 컨트롤러를 배치하는 수평적 확장성에 초점을 두어왔다. 이 연구들은 제어 평면과 응용 평면을 하나의 컨트롤러로 추상화하고 있다. 보편적인 SDN 아키텍처의 계층은 데이터 평면, 제어 평면, 응용 평면으로 나뉘는데 응용평면과 제어평면은 논리적으로 분리되어 있음에도 두 평면을 하나의 컨트롤러로 간주하였다. 따라서 본 논문에서는 대기행령 이론을 바탕으로 제어 평면과 응용 평면을 분리하여 반영한 트래픽 성능 분석 모델을 제안한다. 이 모델을 사용하면 복잡한 시뮬레이션 대신 간단하게 컨트롤러 배치 문제 등과 같은 확장성 문제에 활용할 수 있다.

C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12-bit, 10-Msps SAR A/D 변환기 설계 (Design of a 12-bit, 10-Msps SAR A/D Converter with different sampling time applied to the bit-switches within C-DAC)

  • 심민수;윤광섭;이종환
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1058-1063
    • /
    • 2020
  • 본 논문은 생체 신호 및 센서 신호 처리를 위하여 저전력으로 동작하는 12비트 SAR A/D 변환기를 제안한다. 기존의 SAR A/D 변환기의 전력소모를 줄이고자, 동적 전류를 감소시켜 전체 전력 소모를 감소시켰다. 동적 전류를 감소시키기 위해서 C-DAC 비트 스위치를 동작시키는 샘플링 시간을 클럭 생성기의 샘플링 시간과 다르게 인가하였다. 추가적으로 SAR A/D 변환기의 전체 전력소모 중 70%를 차지하는 디지털 블록의 공급전압을 0.6V로 낮춰 설계하였다. 제안하는 SAR A/D 변환기는 CMOS 65nm 공정 1-poly 6-metal을 사용하여 설계하였으며, 1.2V의 공급전압으로 동작하며, ENOB는 10.1 비트, INL/DNL은 ±0.5LSB/±1.2LSB이며, 전체 전력소모는 31.2uW이고 FoM은 2.8fJ/step 이다.

복합 영상 잡음 환경에서 변형된 퍼지가중치 및 결합가중치를 사용한 디지털 스위칭 필터 알고리즘 (Digital Switching Filter Algorithm using Modified Fuzzy Weights and Combined Weights in Mixed Image Noise Environment)

  • 천봉원;김남호
    • 한국정보통신학회논문지
    • /
    • 제25권5호
    • /
    • pp.645-651
    • /
    • 2021
  • 현대 사회는 4차 산업혁명의 영향에 의해 다양한 디지털 통신 장비가 사용되고 있다. 이에 따라 데이터 전송 과정에서 발생하는 잡음제거에 관심이 높아지고 있으며, 효율적으로 영상을 복원하기 위한 연구가 진행되고 있다. 하지만 복합적인 잡음에 훼손된 영상을 복원하는데 어려움을 겪고 있으며, 잡음의 특징에 따라 효과적으로 영상을 복원하는 디지털 필터가 요구되고 있다. 본 논문에서는 디지털 영상 전송 과정에서 발생하는 복합잡음을 제거하기 위한 디지털 스위칭 필터 알고리즘을 제안한다. 제안한 알고리즘은 잡음판단을 통해 필터링 과정을 스위칭하며 마스크 내부의 화소값들을 기준으로 퍼지가중치 및 결합가중치를 사용하여 영상을 복원한다. 제안한 알고리즘을 평가하기 위해 기존 필터 알고리즘들과 시뮬레이션을 통하여 비교하였다. 시각적인 평가를 위해 필터링 결과를 확대하여 비교하였으며, 정량적인 평가를 위해 PSNR 비교를 사용하여 분석하였다.